

分类号: TN432

单位代码: 10335

密 级: 无

学 号: 22141044

浙江大学

硕士学位论文



中文论文题目: 小尺寸电容阵列高精度逐次逼近型 ADC

研究

英文论文题目: Research of high-precision SAR ADC

with small size capacitor array

申请人姓名: 郑瑜

指导教师: 宋爽

合作导师:

专业名称: 电子信息（集成电路工程）

研究方向: 模拟集成电路设计

所在学院: 集成电路学院

论文提交日期: 2024. 01. 10

小尺寸电容阵列高精度逐次逼近型 ADC 研究



论文作者签名:

指导教师签名:

论文评阅人 1: _____

评阅人 2: _____

评阅人 3: _____

评阅人 4: _____

评阅人 5: _____

答辩委员会主席: 张培勇\教授\浙江大学集成电路学院

委员 1: 程勇鹏\高级工程师\浙江创芯集成电路有限公司

委员 2: 竺红卫\副教授\浙江大学集成电路学院

委员 3: _____

委员 4: _____

委员 5: _____

答辩日期: 2024.05.15

摘要

脑机接口作为当前研究热点,在生物医学等领域具有重要的研究意义。其中,神经探针可利用数千个小电极从细胞外空间捕捉神经信号,具有较高的时间和空间分辨率,有助于人类未来进一步研究大脑功能。模数转换器(Analog to Digital Converter, ADC)是神经探针系统中的关键模块,用于将多通道神经电信号转换成数字信号。随着神经探针电极数量的增加,导致信号处理电路的芯片面积和功耗增加,这对 ADC 的面积、功耗及精度提出了更高的要求。逐次逼近型(Successive Approximation Register, SAR)ADC 以其结构简单、功耗低、与先进工艺兼容性好等特点被广泛应用于神经探针为代表的脑机接口系统。

传统 SAR ADC 结构受到电容阵列匹配性能对精度限制,难以兼顾精度、面积、功耗等性能,在基于传统的极板电容(MIM)或插指电容(MOM)形成阵列的情况下导致连线复杂,匹配困难,面积较大。本文首先针对小芯片面积的要求,在 55nm CMOS 工艺下采用金属和通孔层设计了定制插指电容阵列,并基于该阵列设计 SAR ADC。进而,采用噪声整形技术提升 SAR ADC 的精度和动态范围,以适应未来闭环脑机系统复杂工作环境的需要。此外,还探索了采样噪声消除技术,以进一步减小电容尺寸。为此,本文设计了三种 SAR ADC。

第一种是基于定制插指电容阵列的 320kHz 采样率、160kHz 带宽、12bit 分辨率的 SAR ADC。该 MOM 电容阵列提供了 2fF 的单位电容,单边电容阵列为 4.096pF,总尺寸为 0.012mm²,节省版图面积并减小了功耗。芯片核心面积为 0.072mm²,测试结果表明,在 25.0kHz 输入信号频率时,信噪失真比为 64.1dB,功耗为 2.9μW,实现了设计目标。由于受到电容阵列匹配性和比较器噪声限制,难以实现带内超过 12bit 的有效位数。

为了实现更大的动态范围,本文设计一种 2.56MHz 采样率、160kHz 带宽、12bit 分辨率的一阶前馈式无源噪声整形 SAR ADC。该设计采用基于共模的开关策略,在 150.0kHz 输入信号的条件下,相对于传统 SAR ADC 仅增加两个开关和

两个电容就实现了 84.0dB 的信号噪声失真比。同时，在该 ADC 中设计了一种新型带尾电容的四输入比较器来降低功耗和减小等效输入噪声，比较器以 49.0 μ W 的功耗实现了 133.8 μ V_{rms} 的输入噪声。

为了探索进一步减小电容阵列尺寸的可行性，本文最后设计了一种基于采样噪声消除技术的 160kHz 带宽、13bit 分辨率的 SAR ADC，在输入信号 150.0kHz，电容阵列单位电容 4fF、总值仅为 256fF 的情况下实现了 77.8dB 的信号噪声失真比。本设计提出了一种新型带共栅级驱动的互补共源级低噪声放大器减小其等效输入电容，放宽了高精度 ADC 中对比较器噪声的要求，实现了设计目标。

关键词：逐次逼近；电容阵列；噪声整形；kT/C 消除技术

Abstract

Brain-computer interface is becoming a focal research area in the recent decades. It has momentous research implications in various sectors including biomedical engineering. Specifically, neural probes employ thousands of minuscule electrodes to intercept neural signals from the extracellular area, offering good temporal and spatial resolution. This aids extensively in future research on brain functions. The Analog-to-Digital Converter (ADC) is a critical circuit block in the neural probe system. It is utilized to convert multichannel neural signals into digital codes. Moreover, with the neural probe electrodes' number rising, it has resulted in an increase in chip area and energy consumption. This put more stringent requirement on the area, power and resolution of ADCs. The Successive Approximation Register (SAR) ADC, owing to its simplistic structure, lower power expenditure, and commendable compatibility with cutting-edge techniques, is being widely adopted for brain-computer interface system applications including neural probes.

The performance of conventional SAR ADCs is limited by the matching of the capacitor array, making it difficult to balance resolution, area and power consumption. Especially when based on conventional Metal-Insulator-Metal (MIM) or fringing capacitors (MOM) to form an array, it leads to complicated wiring, and thus limited matching. This thesis utilizes metal and through-hole layers to design a customized fringing capacitor array in a 55nm standard CMOS process to solve the matching-area-power trade-off. A 12bit SAR ADC is designed based on this array. Furthermore, noise shaping technology is employed to enhance SAR ADC's resolution and dynamic range, so as to adapt to the complex working environment needs of future closed-loop brain-machine systems. Additionally, it exploits the kT/C noise cancellation technique to further minimize the capacitor size. Accordingly, this thesis designs three types of SAR ADCs.

The first SAR ADC has a sampling rate of 320kHz, a bandwidth of 160kHz, and a resolution of 12bits. It is implemented based on a customized fringing capacitor array.

This MOM capacitor array provides a unit capacitance of 2fF with a total capacitance of 4.096pF for single-side. The area of the capacitor array is 0.012mm², saving area and power consumption. The core area of the SAR ADC is 0.072mm². Test results show that with a 25.0kHz input signal frequency, the Signal to Noise plus Distortion Ratio (SNDR) is 64.1dB, and power consumption is 2.9μW, thus achieving the design goal. However, it is challenging to achieve an in-band resolution of above 12 bits due to the constraints on matching of capacitor array and comparator noise.

To achieve a higher dynamic range and resolution, this thesis proposes a 2.56MHz sampling rate, 160kHz bandwidth, 12bit resolution, first-order feedforward passive noise shaping SAR ADC. This design adopts a common-mode-based switching strategy. It realizes an SNDR of 84.0dB under a 150.0kHz input signal, by merely adding two switches and two capacitors compared to traditional SAR ADC. Simultaneously, a novel four-input comparator including a tail capacitor is designed within this ADC to minimize power consumption and reduce equivalent input noise. The comparator achieves an input noise of 133.8μV_{rms} with a power consumption of 49.0μW.

Finally, to explore the possibility of further reducing the area of the capacitor array, this thesis designs a SAR ADC with a bandwidth of 160kHz and a resolution of 13 bits based on the kT/C noise cancellation technique. With an input signal of 150.0kHz, a capacitor array unit of 4fF, and a total value merely being 256fF, an SNDR of 77.8dB is achieved. This design proposes a novel complementary common source low noise amplifier integrating a commonly gated stage driver to lessen its equivalent input capacitance, thereby relaxing the requirements for comparator noise in high-accuracy ADCs. It achieves the design goal.

Keywords: SAR; capacitor array; Noise shaping; kT/C noise cancellation

目 录

1 绪论.....	1
1.1 课题背景及意义.....	1
1.2 国内外研究现状.....	2
1.3 论文研究内容与组织结构	7
2 SAR ADC 技术概述	9
2.1 SAR ADC 基本原理.....	9
2.2 性能指标.....	10
2.2.1 静态指标.....	11
2.2.2 动态指标.....	13
2.3 采样和噪声整形原理.....	15
2.3.1 采样原理及过采样.....	15
2.3.2 噪声整形技术.....	18
2.4 本章小结.....	20
3 基于定制小尺寸插指电容阵列的 SAR ADC 设计	21
3.1 系统结构设计.....	21
3.2 电路模块设计.....	22
3.2.1 采样保持电路.....	22
3.2.2 基于小尺寸电容阵列的 DAC	25
3.2.3 动态比较器.....	34
3.2.4 时序数字控制.....	39
3.3 仿真与测试结果.....	41
3.3.1 电路前仿结果.....	41
3.3.2 版图设计和电路后仿结果.....	43
3.3.3 芯片测试结果.....	46
3.4 本章小结.....	49
4 一阶前馈式无源噪声整形 SAR ADC	50
4.1 噪声整形 SAR ADC 结构概述	50
4.1.1 前馈式噪声整形 SAR ADC 结构.....	50
4.1.2 反馈式噪声整形 SAR ADC 结构.....	51
4.2 系统结构设计.....	52
4.2.1 电路实现.....	52
4.2.2 噪声分析.....	55
4.3 电路模块设计.....	57
4.3.1 动态比较器.....	57

4.3.2 DAC	59
4.4 仿真结果.....	61
4.4.1 MATLAB 仿真	61
4.4.2 电路仿真结果.....	63
4.5 本章总结.....	66
5 带 kT/C 消除技术的 SAR ADC	67
5.1 系统结构设计.....	67
5.1.1 工作原理.....	68
5.1.2 kT/C 消除技术	69
5.1.3 电路实现.....	70
5.2 电路模块设计.....	70
5.2.1 分段式电容阵列.....	71
5.2.2 带共栅级驱动的互补共源级低噪声放大器	72
5.3 仿真结果.....	76
5.4 本章小结.....	79
6 总结和展望.....	80
6.1 研究内容总结.....	80
6.2 研究展望.....	81
参考文献.....	83

图目录

图 1.1 神经信号的幅度和带宽以及用于每种信号的电极的位置和类型	2
图 1.2 神经探针记录系统架构	2
图 1.3 Neuropixels 1.0 系统架构	3
图 1.4 Neuralink 系统架构	4
图 1.5 ISSCC 和 VLSI 会议收录 ADC 结构的 FoMs 和采样率关系	4
图 2.1 典型的 SAR ADC 结构	9
图 2.2 SAR ADC 比较过程	10
图 2.3 三位 ADC 数字输出码与模拟输入关系图	10
图 2.4 失调误差示意图	11
图 2.5 增益误差示意图	12
图 2.6 DNL 示意图	12
图 2.7 INL 示意图	13
图 2.8 不同采样率下的采样信号	16
图 2.9 量化误差示意图	17
图 2.10 ADC 量化噪声频率谱密度	18
图 2.11 噪声整形原理图	19
图 2.12 经过噪声整形的量化噪声频率谱密度	19
图 3.1 SAR ADC 电路结构	21
图 3.2 传统采样开关电路	22
图 3.3 自举开关	24
图 3.4 采样电路等效噪声模型	25
图 3.5 DAC 阵列	25
图 3.6 电容 $\Delta C/C$ 取值不同时对 THD 的影响	27
图 3.7 55nm CMOS 工艺下的 MOM 电容蒙特卡洛仿真	28

图 3.8 不同容值的定制单位电容	29
图 3.9 电容阵列	29
图 3.10 不同容值的定制电容版图	32
图 3.11 设计的 SAR ADC 开关切换逻辑	33
图 3.12 设计的 SAR ADC 比较过程	34
图 3.13 Elazakker 动态比较器和带尾电容的动态比较器	36
图 3.14 比较器失调等效图	37
图 3.15 Elzakker 动态比较器和带尾电容的动态比较器	38
图 3.16 带尾电容的动态比较器的失调电压的蒙特卡洛仿真	39
图 3.17 异步时钟控制电路图	40
图 3.18 串行输出电路图	40
图 3.19 12bit SAR ADC 整体电路	41
图 3.20 SAR ADC 前仿输出 FFT 频谱图	42
图 3.21 SAR ADC 功耗分布情况	42
图 3.22 SAR ADC 版图 (含 PAD)	43
图 3.23 SAR ADC 电路版图	44
图 3.24 电容阵列版图	45
图 3.25 带尾电容的动态比较器版图	45
图 3.26 SAR ADC 后仿输出 FFT 频谱图	46
图 3.27 SAR ADC 测试与原理图	46
图 3.28 系统电路测试照片	47
图 3.29 芯片照片	47
图 3.30 芯片中的 SAR ADC 照片	48
图 3.31 输入信号频率 183.6Hz 下的芯片测试输出的 FFT 频谱图	48
图 3.32 输入信号频率 25.0kHz 下的芯片测试输出的 FFT 频谱图	48
图 4.1 前馈式噪声整形 SAR ADC 电路架构	51
图 4.2 前馈式噪声整形 SAR ADC 的信号流程图	51

图 4.3 反馈式噪声整形 SAR ADC 电路架构	51
图 4.4 反馈式噪声整形 SAR ADC 的信号流程图	52
图 4.5 一阶前馈式无源噪声整形 SAR ADC 电路架构	53
图 4.6 一阶前馈式无源噪声整形 SAR ADC 工作时序	53
图 4.7 一阶前馈式无源噪声整形 SAR ADC 流程图	54
图 4.8 一阶前馈式无源噪声整形 SAR ADC 噪声源模型流程图	55
图 4.9 在 Φ_{ns} 下降沿处噪声源模型	55
图 4.10 在 Φ_{ns0} 高电平处噪声源模型	56
图 4.11 在 Φ_{ns1} 高电平处噪声源模型	56
图 4.12 带尾电容的四输入动态比较器	58
图 4.13 下极板采样 SAR ADC 的电路结构	60
图 4.14 下极板采样 SAR ADC 工作时序图	60
图 4.15 基于共模的开关切换逻辑	61
图 4.16 基于共模的开关策略的电压变化	61
图 4.17 一阶前馈式无源噪声整形 SAR ADC 在 Simulink 中的系统框图	62
图 4.18 MATLAB 中四种采样率 2.56MS/s SAR ADC 的 FFT 频谱图	63
图 4.19 一阶前馈式无源噪声整形 SAR ADC 的 FFT 频谱	64
图 4.20 一阶前馈式无源噪声整形 SAR ADC 功耗分布情况	65
图 5.1 带 kT/C 消除技术的 SAR ADC 架构	68
图 5.2 带 kT/C 消除技术的 SAR ADC 工作时序图	68
图 5.3 不同时刻下带 kT/C 消除技术的噪声源模型	69
图 5.4 带 kT/C 消除技术的 SAR ADC 电路实现	70
图 5.5 分段电容阵列结构	71
图 5.6 带共栅级驱动的互补共源级低噪声放大器	73
图 5.7 放大器中电压的瞬态变化	74
图 5.8 输入信号连接到放大器的结构示意图和噪声源模型	75
图 5.9 加入 C_L 电容前后的比较器的电路模型	75

图 5.10 带 kT/C 消除技术的 SAR ADC 的 FFT 频谱	76
--	----

表目录

表 3.1 单个定制电容提取的两个节点间的参数结果	30
表 3.2 单个定制电容提取的寄生电容的参数结果	30
表 3.3 四个并列的定制电容提取的两个节点间的参数结果	30
表 3.4 四个并列的定制电容提取的寄生电容的参数结果	31
表 3.5 十六个并列的定制电容提取的两个节点间的参数结果	31
表 3.6 十六个并列的定制电容提取的寄生电容的参数结果	31
表 3.7 定制电容参数提取结果	32
表 3.8 仿真得到的 Elzakker 和带尾电容的动态比较器的等效输入噪声和功耗	39
表 3.9 SAR ADC 的 PVT 仿真结果	43
表 3.10 SAR ADC 在不同采样率下的信号噪声失真比	43
表 3.11 PAD 的引脚介绍	44
表 3.12 本章设计的 SAR ADC 与其他论文性能对比表	49
表 4.1 仿真得到的四输入 Elzakker 比较器和带尾电容的比较器的噪声和功耗	59
表 4.2 MATLAB 仿真得到的四种采样率 2.56MS/s SAR ADC 性能指标	63
表 4.3 2.56MS/s 采样率下的三种 SAR ADC 性能对比	64
表 4.4 噪声整形 SAR ADC 的 PVT 仿真结果	65
表 4.5 噪声整形 SAR ADC 在不同采样率下的信号噪声失真比	65
表 4.6 本章设计的噪声整形 SAR ADC 与其他论文性能对比表	66
表 5.1 仿真得到的两种比较器下的 SAR ADC 性能指标	76
表 5.2 理想放大器下的不同电容阵列大小的 SAR ADC 仿真结果	77
表 5.3 带 kT/C 消除技术的 SAR ADC 的 PVT 仿真结果	77
表 5.4 带 kT/C 消除技术的 SAR ADC 的功耗分配情况	77
表 5.5 带 kT/C 消除技术的 SAR ADC 在不同采样率下的信号噪声失真比	78
表 5.6 本章设计的 SAR ADC 与其他论文性能对比	78

表 5.7 三种 SAR ADC 性能总结	79
-----------------------------	----

1 绪论

1.1 课题背景及意义

人类的大脑是宇宙中最复杂的结构，800 多亿个神经元通过约 1 千万亿个突触相互连接，利用动作电位和神经递质来交换和处理信息。脑机接口（Brain Machine Interface, BMI）系统能够准确地记录神经信号，有助于研究大脑及整个中枢神经系统的活动，其发展有力地促进了神经系统疾病的研究和治疗^[1-6] * MERGEFORMAT，如中风^[7]，帕金森病^[8-9]、癫痫^[10-11]、阿尔茨海默病^[11]、精神分裂症^[12]等。

脑机接口主要分为非侵入型、微创型及侵入型。前两者可用于记录日常生活中的大脑活动，应用较为广泛。常用的信号采集模式如脑电图（Electroencephalogram, EEG），脑皮质电图（Electrocorticography, ECoG），脑磁图（Magnetoencephalography, MEG），功能性磁共振成像（Functional Magnetic Resonance Imaging, fMRI）等，但它们在神经信号记录方面的效率不足^[13-16]，如 EEG 通过至多数百个头皮电极捕捉数十亿神经元的活动，空间分辨率较低。MRI 可达到毫米的空间分辨率，但由于其测量缓慢变化的血流，时间分辨率很低。而 ECoG 只记录皮层表面的局部场电位（Local Field Potential, LFP），不记录动作电位（Action Potential, AP），使其应用受限。

神经探针通过微创方式深度穿透大脑，利用数千个小电极从细胞外空间捕捉神经信号，具有较高的时间和空间分辨率，对研究和治疗神经疾病至关重要^[17-18]。神经探针主要包括布满小电极的探针头和读出电路两个部分，系统需要满足多通道、小面积、低功耗、低噪声性能等要求^[19-21]。神经记录前端通常包括低噪声放大器（Low Noise Amplifier, LNA）、可编程增益放大器（Programmable Gain Amplifier, PGA）、多路复用器（Mutiplexer, MUX）和模数转换器，有效地将神经信号数字化^[22]。神经信号主要包括 LFP 和 AP，其中缓慢变化的 LFP 反映多个

神经元的集体跨膜电流，峰值幅度为 $0 \sim 1 \text{ mV}$ ，占据 $1 \sim 300 \text{ Hz}$ 的频段。AP 体现单个神经元持续毫秒级的“尖峰”信号，峰值幅度为 $10 \sim 100 \mu\text{V}$ ，占据 $100 \text{ Hz} \sim 10 \text{ kHz}$ 的频段，如图 1.1 所示^[23]。




图 1.1 神经信号的幅度和带宽以及用于每种信号的电极的位置和类型




图 1.2 神经探针记录系统架构

模数转换器是神经探针系统中的关键模块，用于将多通道神经电信号转换为数字信号，再传输至微处理器进行信号处理，如图 1.2 所示^[24]。因此，本文针对多通道神经记录系统的上述特征，设计了适用于小面积、低功耗、适当采样速率和中高精度的模数转换器。

1.2 国内外研究现状

1970 年代，Wise 等人报道了第一个通过互补金属氧化物半导体（CMOS）兼容工艺制造的硅基微电极^[25]。自这项开创性工作以来，具有微尺度精度、高重复性、低单位成本和各种硅基微电极在神经信号记录研究中占据主导地位。紧随其后的是微线电极阵列的开发，“密歇根”探针是第一款基于硅材料的神经电极阵列，它采用包括了在硅上沉积金属和蚀刻等技术的微机电系统（MEMS）技术制造^[26]。1990 年，犹他大学开发的犹他微电极阵列（Utah MEA）为每根针提供单

个记录，它已在非人灵长类动物模型和人类中得到实际验证^[27]。在这些设计的基础上，过去几十年来出现了各种神经探针系统，包括对一块脑区的神经网络进行密集采集的基于立体探针阵列密歇根式探针^[28]、用 CMOS 技术实现硅基记录电极和多路复用电路集成的 Neuropixels^[29-31]及研发刺入式薄膜聚合物神经探针阵列的 Neuralink^[32-34]等。

Neuropixels 1.0^[28]同时记录来自 960 个可选低阻抗 TiN 触点的 AP 和 LFP 信号，电压信号在芯片上经过滤波、放大、多路复用和模数转换，再从探头直接传输数字数据。电压信号被分为 AP 和 LFP 两路，AP 由 12 个通道复用，单个通道以 2.5kHz 的采样速率对信号进行数字转换，其中每个通道包括前端低噪声放大器和可编程增益放大器，同时 LFP 由 12 个通道复用，单个通道以 30kHz 的采样速率对信号进行数字转换，24 个通道时分复用一路 10 位 SAR ADC，因此该 ADC 采样率为 390 kHz。数字控制模块通过 4 个串行外设接口（SPI）数据传输来自 32 个 ADC 的数，其速率为 171.6 Mbps。模数转换器选择具有低功耗和低面积特性的金属氧化物金属（MOM）来减小总面积和减小功率。




图 1.3 Neuropixels 1.0 系统架构

Neuralink^[34]目前可以做到在近百根线（对应于硅探针的杆）上共布置数千个

电极触点。其中每个通道包括前端低噪声放大器和可编程增益放大器需以 20 kHz 的采样速率对信号进行数字转换, 16 个通道时分复用一路 10 位 SAR ADC, 因此该 ADC 采样率为 320 kHz。




图 1.4 Neuralink 系统架构

上述实例均使用多通道时分复用的 ADC 来节省芯片面积, 其中 ADC 具有 300kHz 左右的采样率。另外, 用于神经记录系统的 ADC 还需具备小芯片尺寸和低功耗的特点, 以适应可植入式系统特殊的工作环境。最后, 从量化精度角度考虑, 当前系统多使用 8-10bit 的 ADC, 在未来包括电刺激的闭环脑机接口系统中存在刺激电流等大幅值环境干扰信号, 对 ADC 的精度和动态范围提出了更高的要求^[35-36]。




图 1.5 ISSCC 和 VLSI 会议收录 ADC 结构的 FoMs 和采样率关系

针对以神经探针为代表的脑机接口系统应用, SAR ADC 因其结构简单、合适

的分辨率、频率范围及低功耗而成为生物电位记录应用的首选之一^[37-39]。图 1.5 展示了自从 1997 年至 2022 年 ISSCC 与 VLSI 会议收录的几种 ADC 结构的 FoMs 和采样率的关系^[40]，可以看到 SAR ADC 具有低速、高能效的特点。所以多数神经记录系统选取 SAR ADC 将模拟信号数字化。

近年来，在生物领域对低功耗、多通道数、小面积的 SAR ADC 的研究成为热点。在 kS/s 级别的采样频率下，SAR ADC 的大部分功耗主要来自容性数模转换器（CDAC）开关和数字逻辑^[41]，所以采用高效的开关方案对 SAR ADC 减小功耗具有至关重要的作用。与传统方案相比，文献[42]中提出了最低有效位（LSB）优先方案，以缩短输入信号变化缓慢时所需的开关周期。文献[43]利用顶板采样，采用三电平开关序列和电压升压器大幅度降低前三个比特周期的能耗。文献[43]中采用低漏电控制逻辑的节能开关方案，在第一个比较周期内实现了互补信号输入 95.4%功耗的减小和 DAC 面积的缩小。文献[45]和文献[46]分别使用旁路开关技术和动态跟踪算法，以跳过冗余转换步骤和实现预测数字化。文献[47]提出了一种基于比较器逻辑输出和时序的新型 2 位/周期转换技术，使用重复电路和非二进制电容阵列来提高可靠性。还有对比较器的功耗进行优化的，其中文献[48]中提出了一种用于植入式 BCI 应用的 12 位 SAR ADC，利用低功耗和高精度的比较器分别进行粗量化和细量化，以实现 ENOB 和功耗之间的最佳折中。

除此之外，新的结构和构架被应用于 SAR ADC 中来减小面积和减小电容不匹配度。文献[49]提出了一种采用定制布线电容的 DAC 布局技术提高线性度。文献[50]将电容阵列分为三段，两个桥接电容由冗余位和权重位整数组成，减少了 99.93%的电容数量。文献[51]提出了一种利用 MIM 和 MOM 电容的定制设计的单元电容器，可以实现高电容密度、良好的匹配和较小的寄生电容。文献[52]中提出了一种小面积的 10 位非二进制加权 SAR ADC，该 ADC 仅用 6 个单元电容实现 SCIDAC，因此，与传统的二进制加权电容阵列结构相比具有面积优势。

21 世纪以后，出现了融合传统 SAR ADC 结构和 Delta-Sigma ADC 结构的混合型噪声整形（Noise Shaping, NS）SAR ADC。这种结构既吸收了传统 Delta-sigma ADC 高信噪比的特点，又结合了 SAR ADC 结构简单、功耗低和成本低的特点，

也将噪声整形 SAR ADC 用于生物信号采集的前端信号链电路领域。

文献[53]中提出了一种用于直接神经记录的低功耗、低过采样率、PVT 鲁棒型的反馈式噪声整形 SAR ADC，验证了其对刺激伪影的耐受性。文献[54]介绍了专为低功耗、高密度植入式神经接口量身定制的高性能噪声整形 SAR ADC，通过自定义直流零点和采用斩波器实现了最佳的低频性能并抑制了闪烁噪声，它最大限度地减少了由于传统使用的电容器组不匹配而导致的失真，并减小了电路面积，从而在不按比例增加面积的情况下实现更高的分辨率。文献[55]介绍了一种用于 3D 经食管超声心动图中的高能效的乒乓噪声整形 SAR ADC。它将探头内部的信号数字化，从而降低了对信号的干扰噪声，提高了信号传输的鲁棒性。文献[56]中提出了一种用于生物传感器系统的小面积的动态比较器重用噪声整形 SAR ADC，在仅增加 11.5%的 DAC 电容的情况下实现尖锐的噪声传递函数（Noise Transaction Function, NTF），从而在精度和芯片面积之间实现了良好的折衷。文献[57]和[58]介绍了一种应用于多模态医疗植入物和神经探针的三阶 NS-SAR ADC，它同时利用了混合 EF-CIFF 结构和采样噪声消除技术，获得更可靠的 PVT 鲁棒性，在分辨率和能效方面满足严格的要求，以容忍干扰/伪影并保证长期运行。

噪声整形 SAR ADC 应用于生物领域可以放宽输入信号动态范围的要求，提高神经记录电路的抗干扰能力，具有高分辨率和高能效。即使在小白鼠剧烈运动等的情况下，也能比较稳定地记录和长期运行。多通道数和面积微型化的 SAR ADC 面临着采样噪声 kT/C 的挑战。为了满足信噪比的要求，大的电容器件被认为是制作高分辨率采样器所必需的。大的电容阵列意味着功耗变大、芯片面积增加、驱动电路设计难度变高，于是如何减小 DAC 的同时又不使 kT/C 噪声成为限制 ADC 的主要因素成为一个亟待解决的问题。

文献[59]和文献[60]提出了一种具有 kT/C 噪声消除技术的 SAR ADC，它可以大幅减少输入电容的尺寸，同时 kT/C 噪声增加有限。与带环内嵌缓冲器的 SAR ADC[61]相比，该技术无需大型内部采样电容器，从而降低了功耗和面积。文献[62]的亮点在于，它在误差反馈滤波器中重复使用了基于浮动逆变器的放大器来消除采样噪声。文献[63]中提出了具有采样噪声消除功能的流水线 SAR ADC，与

文献[60]相比，它用环形放大器取代了传统的 OTA，以实现快速和低功耗。文献[64]在噪声整形 SAR ADC 里运用 kT/C 噪声消除降低了硬件成本和减小电容阵列大小。

尽管目前已有许多针对生物电信号读出应用的小面积低功耗 SAR ADC 的研究成果，但精度大都偏低，无法适应复杂工作条件需要，且以尽可能低的功耗同时实现小面积、高精度（12bit）及中等采样率（~300kHz）的设计指标对于 SAR ADC 的设计仍然是一项很大的挑战。

1.3 论文研究内容与组织结构

本文主要是围绕小尺寸电容阵列下的高精度 SAR ADC 展开的，设计了三个 SAR ADC 结构。对于低功耗 SAR ADC，用定制小尺寸插指电容阵列减小电容面积，用仿真和流片的方式验证了自制电容阵列的有效性。在此基础上，加入前馈式无源噪声整形技术来进一步提升精度。在此之后，更进一步探究在小尺寸电容阵列的情况下，利用 kT/C 消除技术来实现高精度 SAR ADC，并提出了一种新型共栅极驱动的互补共源级的低噪声放大器。

本文共分为五章：

第一章为绪论，以基于神经探针的脑机接口为例介绍了 SAR ADC 的应用场景，综述了 SAR ADC 近年来发展现状，主要包括噪声整形及 kT/C 噪声消除技术，最后给出了本文的研究内容和组织结构。

第二章为 SAR ADC 概述及相关技术部分介绍。阐述了 SAR ADC 概念、主要性能指标和工作原理，以及过采样技术和噪声整形技术。

第三章介绍了基于定制小尺寸插指电容的低功耗 SAR ADC 的系统结构、工作原理和关键子模块电路设计，重点介绍定制小尺寸插指电容组成的 DAC 模块和比较器，最后给出了仿真和流片测试结果。

第四章介绍了无源前馈式噪声整形 SAR ADC 的概念和系统架构，在第三章的基础上加入噪声整形模块和一种新型四输入动态比较器，并在 MATLAB 中进

行行为级建模，最后给出了电路仿真结果。

第五章介绍了 kT/C 消除技术的原理,提出了带有 kT/C 消除技术的 SARADC 的架构和一种带共栅极驱动的互补共源级的低噪声放大器结构，最后给出仿真结果。

第六章为结论与展望部分，总结了设计的 ADC，同时对未来工作作出展望。

2 SAR ADC 技术概述

本章首先对 SAR ADC 的原理进行介绍，包括 SAR ADC 结构和工作原理，然后讨论了 SAR ADC 的性能指标，最后介绍了采样和过采样过程、噪声整形技术以及它们对整体性能的影响。

2.1 SAR ADC 基本原理

图 2.1 显示了传统的 SAR ADC 架构。SAR ADC 是基于二叉搜索算法工作的，它由一个采样保持电路、一个数模转换器、一个比较器和一些寄存器组成。其工作原理是，当输入信号 V_{in} 经过采样保持电路后，送入比较器与 DAC 输出的基准电压 V_{ref} 进行比较，得到相应的结果，并将其送入寄存器和时序数字控制逻辑。寄存器存储比较器得到的每位输出结果，将其存储为数字输出码。时序数字控制逻辑逐次判断比较器的输出结果并控制 DAC 阵列，为下一次比较做准备。对于 N 位 SAR ADC 来说，完成一次转换通常需要 N 个时钟周期。




图 2.1 典型的 SAR ADC 结构

为了更直观的了解 SAR ADC 的工作原理，以一个理想的 4 位的 SAR ADC 为例，其工作过程如下图 2.2 所示， V_{ip} 和 V_{in} 分别代表差分两端的电容阵列上极板电压值。此处为单调上升的开关策略，在采样阶段，电容阵列上极板分别接到输入信号 V_{ip} 和 V_{in} ，下极板都连接到地。在第一个转换阶段， V_{ip} 小于 V_{in} ，则 V_{ip} 处的最高有效位（MSB）电容下极板连接到 V_{ref} ，MSB 电容值为总电容值的

一半。接着电荷进行重新分配，于是 V_{ip} 上升了 $V_{ref}/2$ ， V_{in} 保持不变。此时，第一个转换阶段结束，来到第二个转换阶段。在第二个转换阶段， V_{ip} 大于 V_{in} ，则 V_{in} 处的次高位电容的下极板接到 V_{ref} ，于是 V_{in} 上升了 $V_{ref}/4$ ， V_{ip} 保持不变。接下来依次判断第三位和第四位，得到 SAR ADC 在本次转换阶段的数字输出码 D_{out} 为 101。




图 2.2 SAR ADC 比较过程

2.2 性能指标

ADC 将模拟信号按照一定方式转换为特定的数字信号进行处理，图 2.3 是理想的三位 ADC 数字输出码与模拟输入关系图。蓝色阶梯曲线代表的是理想的三位 ADC 传输曲线，黄色曲线代表的是无限精度 ADC 传输曲线。




图 2.3 三位 ADC 数字输出码与模拟输入关系图

性能指标是用来衡量 ADC 性能的一种评判参考，总体来说 ADC 的性能指标可分为静态性能指标和动态性能指标，下面分别分析这两种指标。

2.2.1 静态指标

ADC 的静态参数主要包括分辨率、微分非线性、积分非线性、失调误差和增益误差。失调误差和增益误差属于线性误差，可以通过软件或硬件方法消除。但是，微分非线性和积分非线性误差是非线性误差，无法消除，只能通过电路设计、版图设计和校正技术等方法来改进。

2.2.1.1 分辨率

分辨率是设计的 ADC 能够分辨出来的最小电压值，也就是最低的有效位（Least Significant Bit, LSB）。对于一个 N 位的满量程输入 V_{FS} 的 ADC 来说，LSB 可以表示为

$$LSB = \frac{V_{FS}}{2^N} \quad (2-1)$$

2.2.1.2 失调误差

失调误差（Offset Error）是指在零输入条件下，测量出的输出端的电压漂移，如图 2.4 所示。失调误差会导致 ADC 的实际输出传输曲线和理想传输曲线有一个由失调误差决定的整体偏移量，这个偏移量不会影响 ADC 的线性度。




图 2.4 失调误差示意图

2.2.1.3 增益误差

ADC 增益误差 (Gain Error) 是指实际传输曲线与理想传输曲线的斜率的误差。对于 ADC, 我们可以定义 D_{FS}/X_{FS} 为斜率, 其中 D_{FS} 为全量程数字码, X_{FS} 为全量程模拟电压。如图 2.5 所示, 对理想的 ADC, 其输出量化阶梯曲线的理想斜率为 1。实际输出量化阶梯曲线使用直线拟合可以得到斜率, 与理想 ADC 的斜率相比较得出的偏移量就是增益误差。




图 2.5 增益误差示意图

2.2.1.4 微分非线性误差

微分非线性误差 (Differential Nonlinearity, DNL) 是指 ADC 实际输出与理想输出数字码的宽度之间的差值, 一般用 LSB 为单位来衡量。假设数字相邻码 k 和 $k-1$ 的转换点为 X_k , 则实际的输出宽度为 $X_{k+1} - X_k$, 如图 2.6 所示。




图 2.6 DNL 示意图

则 DNL 为

$$DNL(k) = \frac{X_{k+1} - X_k - LSB}{LSB}, k = 1, 2, \dots, 2^N \quad (2-2)$$

最大的微分非线性是对所有 k 而言 DNL 的最大值。

2.2.1.5 积分非线性误差

积分非线性误差 (Integral Nonlinearity, INL) 是 DNL 的累计, 指 ADC 的实际输出特性曲线与理想输出特性曲线的差值。如图 2.7 所示, 以 LSB 为单位表示, 其数学表达式为

$$INL(k) = \sum_{i=1}^k DNL_i \quad (2-3)$$

其中, 以最大的 INL 作为模数转换器的指标, 即

$$INL = MAX(INL(k)), k = 1, 2, \dots, 2^N \quad (2-4)$$




图 2.7 INL 示意图

2.2.2 动态指标

ADC 的动态性能指标用于衡量 ADC 在工作时的性能优劣, 主要包括信号噪声比、信号噪声失真比、无杂散动态范围、总谐波失真、有效位数以及品质因数等。

2.2.2.1 信噪比

信噪比 (Signal to Noise Ratio, SNR) 指的是 ADC 信号功率与噪声功率的比值。信噪比的计算公式为

$$SNR = 10 \log_{10} \frac{P_{signal}}{P_{noise}} \quad (2-5)$$

其中 P_{signal} 表示满摆幅输入信号的功率， P_{noise} 表示各种噪声功率之和，包括量化噪声，采样噪声，热噪声及闪烁噪声等，不包括谐波分量。

对于一个理想的 N 位 ADC，输入信号是满摆幅正弦信号，当系统中只存在量化噪声时，信噪比的表达式为

$$SNR = (6.02N + 1.76)dB \quad (2-6)$$

2.2.2.2 信号噪声失真比

对于信号噪声失真比（Signal to Noise and Distortion Ratio, SNDR），它是信号功率和噪声功率及谐波分量的比值，比信噪比多考虑了谐波失真，所以信号噪声失真比与信号幅度和频率有关。其计算公式为

$$SNDR = 10 \log_{10} \frac{P_{signal}}{P_{noise} + P_{distortion}} \quad (2-7)$$

2.2.2.3 无杂散动态范围

无杂散动态范围（Spurious Free Dynamic Range, SFDR）常用于衡量数据转换器在杂散分量干扰信号导致信号失真之前可用的动态范围。无杂散动态范围是信号功率与从 0Hz（DC）到二分之一 ADC 采样速率（如 $f_s/2$ ）范围内测得的输出峰值杂散信号功率之比，其计算公式为

$$SFDR = 10 \log_{10} \frac{P_{signal}}{P_{distortion,max}} \quad (2-8)$$

2.2.2.4 总谐波失真

总谐波失真（Total Harmonic Distortion, THD）是 ADC 输出频谱中所有谐波分量之和的总功率与信号功率的比值，一般来说，六次以上的谐波幅度很小，其谐波功率可忽略不计，其计算公式为

$$THD = 10 \log_{10} \frac{\sum_{i=1}^{\infty} (P_{distortion,i})}{P_{signal}} \quad (2-9)$$

2.2.2.5 有效位数

有效位数 (Effective Number of Bits, ENOB) 包括了量化噪声和失真项, 是用于衡量数据转换器相对于输入信号在奈奎斯特带宽上的转换质量(以位为单位)的参数。对于理想的数据转换器来说, 它不发生失真, SNDR 里只有量化噪声, 所以 SNR 等于 SNDR, $SDNR = SNR = (6.02N + 1.76)\text{dB}$, 我们常说的 ENOB 的表达式为

$$ENOB = \frac{SNDR_{dB} - 1.76}{6.02} \quad (2-10)$$

对于非理想数据转化器, 它包含噪声、失真、增益误差等, SNDR 和 ENOB 都会变差。

2.2.2.6 品质因数

品质因数 (Figure of Merits, FOM) 是用来比较不同 ADC 性能的一个指标, 常用来表示 FOM 的表达式有两种, 一个是 Walden FoM, 另一个是 Schreier FoM。

Walden FoM 的表达式为

$$FoM_W = \frac{Power}{2^{ENOB} \cdot 2 \cdot BW} \quad (2-11)$$

其中 Power 是 ADC 消耗的功耗, ENOB 是有效位数, BW 是带宽。FoM_W 的常用单位是 fJ/conv.step。

Schreier FoM 的表达式为

$$FoM_S = SNDR + 10 \log \frac{BW}{Power} \quad (2-12)$$

其中 SNDR 是 ADC 信号噪声失真比, BW 是带宽。FoM_S 的常用单位是 dB。

2.3 采样和噪声整形原理

2.3.1 采样原理及过采样

采样就是每隔一定时间利用抽样脉冲序列对连续信号进行抽样, 抽取得到一系列离散样值。对带限信号进行离散采样时, 只有采样频率 f_s 高于其最高频率 (信号带宽 f_B 的 2 倍, 即 $f_s \geq 2f_B$, 我们才能从采样信号中正确地恢复原始带限信号。此处信号最高频率叫奈奎斯特频率 (Nyquist frequency)。现有一个带宽为 200Hz

的信号，如图 2.8 (a) 所示，我们希望对它进行采样和重构，根据采样定理，我们抽取了 2 倍信号带宽下的离散值，防止信号混叠。这里信号采样频率取了奈奎斯特采样率，即 400Hz，如图 2.8 (b) 所示。




图 2.8 不同采样率下的采样信号

过采样是指使用高于奈奎斯特速率的采样频率对信号进行采样。如果一个信号以 N 倍的奈奎斯特速率进行采样，则称过采样 (Oversampling Rate, OSR) 为 N 。图 2.8 (c) 展示了过采样率为 8 时的采样过程。过采样率的定义如式 2-13 所示

$$OSR = \frac{f_s}{f_{Nyquist}} = \frac{f_s}{2f_B} \quad (2-13)$$

ADC 的输入是模拟信号，通常是模拟电压，输出为数字编码。量化是一个近似的过程，它将模拟电压转化为数字输出码，一个数字输出码对应多个模拟电压。如图 2.9 所示，可以看到理想三位传输曲线和无限精度传输曲线之间的误差，这也叫量化误差，理想的 ADC 具有的量化噪声在 $\pm 0.5\text{LSB}$ 之间。




图 2.9 量化误差示意图

对于任何横跨数个 LSB 的信号，其量化误差可以通过一个峰峰值为 q ($q=\text{LSB}$) 的锯齿波形来近似计算，则量化误差可以看做是在 $[-1/2 \cdot q, 1/2 \cdot q]$ 范围内均匀分布。

锯齿波误差的计算公式为

$$e(t) = st, -\frac{q}{2s} < t < +\frac{q}{2s} \quad (2-14)$$


$\overline{e^2(t)}$ 经计算得到

$$\overline{e^2(t)} = \frac{s}{q} \int_{-\frac{q}{2s}}^{+\frac{q}{2s}} e(t)^2 dt = \frac{q^2}{12} \quad (2-15)$$


对于过采样 ADC，其信号带宽为采样频率的 $1/(2 \cdot \text{OSR})$ 。量化噪声功率只与分辨率 N 有关，当采样频率增加时，产生的量化误差对应的噪声被分散到一个更广的频率范围中。当过采样率为 8 时，采样率变为 16 倍的奈奎斯特采样率，但是信号带宽依然保持不变，于是信号带宽内的噪声功率减少为原来的 $1/8$ ，如图 2.10

所示。式 2-16 定量地计算了带宽内的量化噪声功率：

$$\overline{e^2(t)} = \frac{q^2}{12} \cdot \frac{f_s}{2f_B} = \frac{q^2}{12 \cdot OSR} \quad (2-16)$$



(a) 奈奎斯特采样率的频率谱密度



(b) 过采样率为 8 的频率谱密度

图 2.10 ADC 量化噪声频率谱密度

过采样下理想信号的信号噪声失真比为

$$SNDR = (6.02N + 1.76 + 3.01\log_2 OSR)dB \quad (2-17)$$

由此可见过采样率越高信号带宽内的量化噪声越小，采样精度就越高，具体的数值关系为采样率翻一倍量化精度提高 3dB。过采样能够提高分辨率和信噪比，并且通过放宽抗混叠滤波器的性能要求，避免混叠和相位失真。

2.3.2 噪声整形技术

噪声整形技术就是运用反馈对噪声调制，把噪声推到信号带宽之外，使带宽内的噪声被压缩，而带宽外的噪声能够通过环路中的低通滤波器滤除，因此噪声

被大幅度降低。噪声整形技术的实现方式如图 2.11 所示，模拟输入信号 V_{in} 和数字输出 D_{out} 相减量通过积分器 $H(z)$ 后量化得到输出信号 D_{out} ，在量化过程中引入了量化噪声 $Q(z)$ 。




图 2.11 噪声整形原理图

为了直观化理解噪声整形技术，取积分器 $H(z)$ 的传递函数为

$$H(z) = \frac{z^{-1}}{1 - z^{-1}} \quad (2-18)$$

此时可得到 D_{out} 的表达式为

$$D_{out}(z) = V_{in}(z) \cdot z^{-1} + Q(z) \cdot (1 - z^{-1}) \quad (2-19)$$

可以看到输入信号 V_{in} 被信号传递函数（Signal Transfer Function, STF） z^{-1} 调制，即通过一个高通滤波器，而量化噪声 $Q(z)$ 被噪声传递函数（Noise Transfer Function, NTF） $(1 - z^{-1})$ 调制，即通过一个低通滤波器，如图 2.12 所示。




图 2.12 经过噪声整形的量化噪声频率谱密度

对 $NTF = (1 - z^{-1})$ 来说，将 $z = e^{j\omega T}$ 代入式子，可以得到

$$NTF = 1 - e^{-j\omega T} = 2je^{\frac{-j\omega T}{2}} \sin\left(\frac{\omega T}{2}\right) \quad (2-20)$$

其中， ω 是信号角频率， T 是采样周期。带内量化噪声功率为

$$\begin{aligned} \overline{e^2(t)} &= \frac{q^2}{12\pi} \int_0^{+\frac{\pi}{OSR}} |NTF(w)|^2 dw = \frac{q^2}{12\pi} \int_0^{+\frac{\pi}{OSR}} 4\sin^2\left(\frac{w}{2}\right) dw \\ &\approx \frac{q^2}{36\pi} \frac{\pi^3}{OSR^3} \end{aligned} \quad (2-21)$$

于是得到经过噪声整形后的信号的信噪比为

$$SNR = (6.02N + 1.76 + 9.03\log_2 OSR - 5.17)dB \quad (2-22)$$

由式 2-17 和式 2-22 可得，OSR 每增加一倍，运用过采样技术 ADC 的分辨率提高 0.5b，而通过过采样和噪声整形技术 ADC 的分辨率可提高 1.5b。

2.4 本章小结

本章首先给出了传统 SAR ADC 的基础架构，然后介绍了基本原理，给出了衡量 ADC 的主要性能指标并介绍了它们的含义和计算方法。最后介绍了采样原理、过采样原理和噪声整形技术，以及它们对整体性能的影响。

3 基于定制小尺寸插指电容阵列的 SAR ADC 设计

前一章对 SAR ADC 的原理和性能指标进行分析, 本章将在理论基础的 analysis 上, 针对神经探针系统对 ADC 低功耗、小面积的要求, 展开实际电路的设计。本章基于 55nm CMOS 工艺, 设计了一种 12bit 分辨率、基于定制插值电容的小面积 SAR ADC, 在 160kHz 带宽内可达到 10.4bit 有效位数。在设计过程中, 首先对整个 SAR ADC 系统以及单个电路模块进行分析和计算, 为了减小版图面积, 采用定制插指电容并将其按照一定顺序排列成匹配良好的电容阵列, 然后对设计的 SAR ADC 进行仿真、版图绘制和流片, 并给出相应的测试结果。

3.1 系统结构设计

图 3.1 为本文使用的 SAR ADC 的电路结构, 它是上极板采样的差分 SAR ADC。差分结构主要是为了消除单端结构带来的共模影响和减小非线性误差如采样开关处的时钟注入等。

所设计的 SAR ADC 主要由四个模块构成, 分别是采样保持电路、DAC、动态比较器和时序数字控制电路。DAC 采用二进制比例的电容构成, LSB 电容 C_n 采用单位电容 C , MSB 电容 C_1 采用 $2^{n-1}C$, 最右侧的单位电容 C_0 为补偿电容。这样单边的电容总值为

$$C_{tot} = C + C + 2^1C + \dots + 2^{n-1}C = 2^n C \quad (3-1)$$




图 3.1 SAR ADC 电路结构

3.2 电路模块设计

3.2.1 采样保持电路

SAR ADC 采样保持电路由采样开关和采样电容两部分组成，主要功能是对模拟输入信号进行采样并保持其采样值，其工作过程主要分为两个部分，第一个是采样阶段，采样开关导通，其目的是将连续的输入信号经过采样转化为离散的信号；第二个是保持阶段，采样开关关闭，其目的是保持采样得到的离散信号并提供给后续电路。采样保持电路在设计的过程中，会引入采样噪声和非线性度，这将影响 ADC 的精度，因此在设计电路时要关注这些点。

3.2.1.1 传统采样开关

用 NMOS 管或 PMOS 管和电容可实现最简单的采样开关电路。如图 3.2 所示，用 NMOS 作为采样开关，当采样时间 CLK 为高电平时，开关导通；反之，CLK 为低电平时，开关关闭。




图 3.2 传统采样开关电路

开关导通时，NMOS 处于线性区，计算得到开关导通电阻为

$$R_{on} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})} \quad (3-2)$$

其中 μ_n 是载流子迁移率, C_{ox} 是单位面积的栅氧化层电容,两者都为工艺常数, $\frac{W}{L}$ 为管子宽长比, V_{GS} 是管子栅源电压, V_{TH} 是阈值电压。

采样保持电路的信号建立时间决定了输入信号的采样精度,信号建立时间是采样开关管的导通电阻 R_{on} 与电容阵列 C_s 的乘积。对于一般的采样电路,输出电压与输入信号电压的关系可以表示为

$$V_{out} = V_{in} \left(1 - e^{-\frac{t}{R_{on}C_s}} \right) \quad (3-3)$$

采样误差是输入信号电压与输出电压之差,为了保证采样结果不对 ADC 的精度判断产生影响,采样误差必须小于 0.5 LSB

$$V_{error} = V_{in} - V_{out} = V_{in} e^{-\frac{t}{R_{on}C_s}} \leq \frac{1}{2} LSB \quad (3-4)$$

当 V_{IN} 的幅值与 V_{REF} 大小相同时,得到采样开关导通电阻需满足的要求

$$R_{on} < \frac{T_s}{C_s(N+1)\ln 2} \quad (3-5)$$

其中, T_s 为采样周期, C_s 为对应的采样电容值, N 是 ADC 分辨率。因此对于高速和高精度的 ADC, C_s 和 R_{on} 的选择都非常重要。

除此之外,沟道电荷注入、时钟馈通都会产生非线性误差,影响采样保持电路的精度。沟道电荷注入是指当开关断开后,管子沟道中的电荷会通过源端和漏端流出。时钟馈通是指采样管的栅漏或栅源的电叠电容将时钟跳变耦合到采样电容上。

3.2.1.2 自举开关

用一个自举开关来增大采样管的栅源电压 V_{GS} ,使采样管的栅端电压增加为 $V_{DD}+V_{in}$,此时采样管的栅漏电压 V_{GS} 变为 V_{DD} ,减小了采样开关的导通电阻和非线性^[65-68]。因为本章的 SAR ADC 是上极板采样,因此采样开关的线性度直接会影响 ADC 精度,所以采用自举开关是非常合适的。

如图 3.3 所示,CLKSB 是 CLKS 通过一个反相器得到的信号,M10 管为采

样管。当 CLKS 为低电平, CLKSB 为高电平时, M6 管开启, C_s 下极板电压为 GND, 最左侧反相器 M1 管和 M3 管的输出、M4 管的输入为 VDD, M4 管此时关闭, M7 管和 M8 管开启, M3 管栅端电压为 GND, M3 管导通, C_s 上极板电压为 VDD。当 CLKS 为高电平, CLKSB 为低电平时, M1 管关闭, M2 管开启, M9 管导通, 将 S 点输入信号电压传到电容 C_s 下极板, 此时 C_s 上极板电压跳变为 $V_{in}+VDD$, M4 管导通, 将电容 C_s 的上极板电压传递到 M10 管栅端, 此时采样管 M10 管的栅端电压变为 $V_{in}+VDD$ 。这一过程实现了电压自举。




图 3.3 自举开关

3.2.1.3 kT/C 噪声

电阻因导体中电子的随机运动产生了热噪声, 电阻 R 上的热噪声可以用一个串联的电压源来模拟, 其单边谱密度为

$$S_v(f) = 4kTR, f \geq 0 \quad (3-6)$$

其中 k 是玻尔兹曼常数, $k = 1.38 \times 10^{-23} \text{ J/K}$ 。式 3-6 表明, 热噪声是白噪声。采样开关导通时相当于一个电阻, 采样保持电路计算采样噪声如图 3.4 所示。




图 3.4 采样电路等效噪声模型

计算得到 V_R 到 V_{out} 的传输函数为

$$\frac{V_{out}}{V_R}(s) = \frac{1}{RCs + 1} \quad (3-7)$$

电压的传输函数为低通函数，电阻的白噪声谱被低通特性整形，得到输出的采样噪声功率为

$$P_{OUT} = \int_0^{\infty} \frac{4kTR}{4\pi^2 R^2 C^2 f^2 + 1} df = \frac{kT}{C} \quad (3-8)$$

电容大小决定了输出采样噪声功率，输出采样噪声功率与电阻无关。

3.2.2 基于小尺寸电容阵列的 DAC

ADC 中常见的电容阵列的类型有电阻型，电容型和阻容混合型等。电容型数模转换器（Capacitive Digital to Analog Converter, CDAC）是最常用的一种 DAC 架构，它在切换阶段只存在动态功耗，而且匹配性和鲁棒性较好，非常适配低功耗高精度电路，因此本文 DAC 模块采用电容型数模转换器结构。图 3.5 中黑色部分表示的即为本设计的电容阵列。SAR ADC 在比较最后一位时，只需要判断出结果，不需要进行转换，因此对于 N 位的 SAR ADC 单边电容阵列只需要 2^{N-1} 的单位电容，这样既节省了一半电容面积又缩短了比较时间。




图 3.5 DAC 阵列

3.2.2.1 电容失配

电容阵列对 ADC 的精度主要体现在两个方面，第一个是采样噪声，第二个是单位电容的不匹配度。采样噪声在 3.2.1 小节已经描述了，过小的电容阵列会引入过大的 kT/C 噪声，影响 ADC 的精度。

二进制式电容阵列虽然不消耗静态功耗，但它带来了电容精度和面积的问题，电容的失配由工艺厂的平均印刷误差带来的，直接影响了 ADC 中 DNL、INL 的值。实际电容的匹配度与电容类型、电容容值和工艺参数有关。

对于 MIM 电容模型，单位电容服从标准正态分布，单位电容表示为

$$C = C_0 + \delta_0, E[\delta_0] = 0, E[\delta_0^2] = \sigma_0^2 \quad (3-9)$$

其中 δ_0 是单位电容 C_0 误差， σ_0^2 是位电容 C_0 的方差。单位电容误差的归一化标准差为

$$\sigma\left(\frac{\delta_0}{C_0}\right) = \frac{A_c}{\sqrt{WL}} \quad (3-10)$$



其中 A_c 与电容的工艺参数有关， W 、 L 分别是电容的宽和长。对于第 k 位电容 C_k 有

$$C_k = 2^k C_0 + \delta_k \quad (3-11)$$

为了研究电容不匹配度对 ADC 的影响，在 MATLAB 中设置电容的不匹配得到不同单位电容的标准差与总谐波失真的绝对值的关系， δC 指单位电容标准差。图 3.6 (a) 显示了 0~1%，步长取 0.1% 时单位电容归一化标准差与总谐波失真的绝对值的关系，图 3.6 (b) 显示了 0~5%，步长为 0.5% 时单位电容归一化标准差与总谐波失真的绝对值的关系。看到随着单位电容失配度的增加，ADC 的 $|THD|$ 越来越低。

其中 D_k 为第 k 位对应的数字输出码，在考虑电容失配的情况下， N 位 SAR ADC 实际输出电压为

$$V_{o,real} = \frac{\sum_{k=0}^{N-2} (2^k C_0 + \delta_k) D_k}{2^{N-1} C_0} \cdot V_{ref} \quad (3-12)$$

(a) $\delta C/C$ 为 0~1% 的 ADC 的总谐波失真(b) $\delta C/C$ 为 0~5% 时的 ADC 的总谐波失真图 3.6 电容 $\delta C/C$ 取值不同时对 THD 的影响

则 SAR ADC 输出电压误差为

$$V_{o,error} = V_{o,ideal} - V_{o,real} = \frac{\sum_{k=0}^{N-2} \delta_k \cdot D_k}{2^{N-1} C_0} \cdot V_{ref} \quad (3-13)$$

在电容翻转的最坏的情况，分别可以得到最大微分非线性度的标准差和最大积分非线性度的标准差^[69-71]为

$$\sigma_{DNL,max} = \sqrt{2^{N-2} - 1} \frac{\sigma_0}{C_0} \cdot LSB \quad (3-14)$$

$$\sigma_{INL,max} \approx \sqrt{2^{N-2}} \frac{\sigma_0}{C_0} \cdot LSB \quad (3-15)$$

当 $3\sigma_{DNL,max}$ 小于 $0.5LSB$ 时, 电容的不匹配度不影响 ADC 的精度和线性度。代入 $N=12$ 可以得到, 单位电容不匹配度小于 0.52% 时满足设计要求。

3.2.2.2 定制小尺寸插指电容的设计

小值电容是实现低功耗和高速的关键, 随着工艺技术的进步, 更多的金属层可用于芯片设计和制造。与传统的极板电容 (MIM) 相比, 金属连线形成的插指电容 (MOM) 不仅具有较低的制造成本, 以及由于先进的工艺节点中金属宽度和间距的缩小, 它具有更高的电容密度。因此在相同版图面积的情况下, MOM 电容值大于 MIM 电容值。

二进制 DAC 中的电容阵列的匹配性成为 ADC 信号噪声失真比下降的主导因素。对 $55nm$ CMOS 工艺库中提供的 MOM 电容进行蒙特卡洛仿真, 如图 3.7 所示, 得到在单位电容为 $2.7fF$ 的情况下, 电容的不匹配度为 6.7% 。根据上节提到的单位电容不匹配度应小于 0.52% 相比, 工艺库提供的 MOM 电容远大于满足设计要求的单位电容的不匹配度。




图 3.7 $55nm$ CMOS 工艺下的 MOM 电容蒙特卡洛仿真

于是本章设计一种定制的电容器件来减小版图面积和减小不匹配度^[72], 具体

的电容器件结构如图 3.8 所示。




图 3.8 不同容值的定制单位电容

基于标准寄生参数提取工具，该结构具有三个寄生电容：预期的两个节点之间的电容，除此之外，还有两个额外的预期寄生电容，顶板寄生电容和底板寄生电容，即相应层到 GND 的寄生电容。额外的寄生电容不影响 ADC 的线性度，上极板的寄生电容随电容大小线性变化，同时它减小了参考电压在 DAC 上变换幅度。下极板的寄生电容连接 DAC 驱动器对精度不产生影响。提出的电容只使用标准金属层，它可以在任何标准的数字 CMOS 工艺中实现。此外，随着技术的扩展，它甚至可以制成物理尺寸更小的电容。

提出的定制小尺寸插指电容通过使用新的梳状结构来最小化寄生电容。这个新的布局如图 3.9 所示。图片仅显示了单端 8 位的电容阵列排列方式，但实际的电容阵列结构是差分的，由 12 位构成。将相同位的单位电容分成几个组中心对称地放置，LSB 位于中心，组的数量和组内并联的单位电容数量根据 ADC 位数而定。这样，只有组两端的单位电容才会与相邻的其他位的电容产生耦合电容，每组电容周围的环境大致相同，与文献[72]中提出的 DAC 的排列顺序相比，不希望的寄生电容被减少。




图 3.9 电容阵列

提出的自制电容和寄生电容的大小与所选金属层数、金属线长度、宽度和间距有关。选取合适的金属层数、金属线长度、宽度和间距对 DAC 中电容的匹配性至关重要。金属 1-5 层最小间距为 $0.1\mu\text{m}$ ，金属线最小宽度也为 $0.1\mu\text{m}$ ，为了节省电容阵列的版图面积，于是选定金属线间距为 $0.1\mu\text{m}$ ，金属线宽 $0.1\mu\text{m}$ 。考虑

到不同金属层之间的耦合电容以及不同金属层到地的电容不一样, 分别选取金属层为 1-3 层, 3-5 层, 1-5 层仿真和比较。在金属线宽度和间距确定的情况下, 金属间的寄生电容主要和金属线长度成线性关系。于是分别选取金属线的长度 $5\mu\text{m}$, $20\mu\text{m}$ 和 $50\mu\text{m}$ 仿真比较。综合以上因素, 考虑到单个定制电容两侧到地的寄生电容比较大, 为了得到更准确的数据, 设置单个定制电容, 4 个并列的定制电容和 16 个并列的定制电容进行仿真。表 3.1 和表 3.2 分别展示了单个电容提取的两个节点间的耦合电容 (CC)、上极板与下极板分别到地的寄生电容 (C-gnd) 的参数结果。其中上极板到地的寄生电容参数用 MTOP 表示, 下极板到地的寄生电容参数用 MBOT 表示。表 3.3 和表 3.4 展示了 4 个并列的定制电容的参数结果, 表 3.5 和表 3.6 分别展示了 16 个并列的定制电容的参数结果。

表 3.1 单个定制电容提取的两个节点间的参数结果

CC	L= $5\mu\text{m}$	L= $20\mu\text{m}$	L= $50\mu\text{m}$
Metal1-3	2.77 fF	11.11 fF	27.88 fF
Metal3-5	2.74 fF	11.02 fF	27.58 fF
Metal1-5	4.57 fF	18.40 fF	46.05 fF

表 3.2 单个定制电容提取的寄生电容的参数结果

C-gnd	MTOP (L= $5\mu\text{m}$)	MBOT (L= $5\mu\text{m}$)	MTOP (L= $20\mu\text{m}$)	MBOT (L= $20\mu\text{m}$)	MTOP (L= $50\mu\text{m}$)	MBOT (L= $50\mu\text{m}$)
Metal1-3	0.12 fF	0.49 fF	0.37 fF	1.64 fF	0.87 fF	5.30 fF
Metal3-5	0.09 fF	0.36 fF	0.29 fF	1.17 fF	0.69 fF	3.92 fF
Metal1-5	0.14 fF	0.59 fF	0.40 fF	1.86 fF	0.92 fF	6.47 fF

表 3.3 四个并列的定制电容提取的两个节点间的参数结果

CC	L= $5\mu\text{m}$	L= $20\mu\text{m}$	L= $50\mu\text{m}$
Metal1-3	11.10 fF	44.56 fF	111.47 fF
Metal3-5	10.98 fF	44.07 fF	110.24 fF
Metal1-5	18.31 fF	73.57 fF	184.10 fF

表 3.4 四个并列的定制电容提取的寄生电容的参数结果

C-gnd	MTOP (L=5 μ m)	MBOT (L=5 μ m)	MTOP (L=20 μ m)	MBOT (L=20 μ m)	MTOP (L=50 μ m)	MBOT (L=50 μ m)
Metal1-3	0.46 fF	0.98 fF	1.45 fF	3.48 fF	3.45 fF	8.47 fF
Metal3-5	0.36 fF	0.76 fF	1.14 fF	2.64 fF	2.71 fF	6.42 fF
Metal1-5	0.52 fF	1.16 fF	1.55 fF	4.13 fF	3.63 fF	10.06 fF

表 3.5 十六个并列的定制电容提取的两个节点间的参数结果

CC	L=5 μ m	L=20 μ m	L=50 μ m
Metal1-3	44.44 fF	178.23 fF	445.81 fF
Metal3-5	43.93 fF	176.25 fF	440.89 fF
Metal1-5	73.27 fF	294.29 fF	736.31 fF

表 3.6 十六个并列的定制电容提取的寄生电容的参数结果

C-gnd	MTOP (L=5 μ m)	MBOT (L=5 μ m)	MTOP (L=20 μ m)	MBOT (L=20 μ m)	MTOP (L=50 μ m)	MBOT (L=50 μ m)
Metal1-3	1.78 fF	2.29 fF	5.76 fF	7.77 fF	13.73 fF	18.74 fF
Metal3-5	1.41 fF	1.82 fF	4.52 fF	6.00 fF	10.80 fF	14.41 fF
Metal1-5	1.97 fF	2.55 fF	6.12 fF	8.62 fF	14.41 fF	20.78 fF

从表格中的数据可以得到，比较不同金属层的电容，可以看到金属层越高，寄生电容越小。随着并列的电容越来越多，金属层到地的寄生电容占所需的两节点间的耦合电容的比例越来越小。我们的电容阵列单边需要 2048 个单位电容，金属层到地的寄生电容于整个电容阵列相比较小。

根据上一章提到的 SAR ADC 中电容阵列的数值由精度及所对应的噪声容限决定，这里我们选取单位电容 2 fF 和 4 fF，金属层选取 M3-4，金属线宽度和间距都为 0.1 μ m，金属线长度为 10 μ m，如图 3.10 所示。




图 3.10 不同容值的定制电容版图

电容阵列参数提取结果如表 3.7 所示，电容阵列上极板的寄生电容大致是 166fF。

表 3.7 定制电容参数提取结果

电容	C0	C1	C2	C3	C4	C5	C6	C7	C8	C9	C10
容值 (fF)	2.0	4.1	8.1	16.3	32.6	65.2	130.3	260.7	521.4	1043.7	2086.8

3.2.2.3 翻转方式

常见的 DAC 翻转方式有很多，如传统型开关策略^[73]，单调（Monotonic）的开关策略^[74]，基于共模电压（Vcm-based）的开关策略^[75]，分裂（Split）的电容阵列^[76]的开关策略。

这里采用一种混合的开关策略，结合单调的开关策略和分裂的电容阵列的开关策略。对 MSB 电容使用分裂的电容阵列的开关策略，其余电容采用单调开关策略。这种开关策略下的 DAC 具体翻转过程如图 3.11 所示，以 3bit 为例。首先将 MSB 电容分裂成两个大小相等的子电容，子电容的下极板在采样时刻分别接参考电压 Vref 和 GND，其余电容的下极板在采样时刻都接 GND，相比于 Vcm-based 的开关策略，单调开关策略省去了额外的电压 Vcm。在转换阶段，先判断

差分电容阵列上极板电压 V_{ip} 和 V_{in} 的大小, 然后进行最高位的比较。当 $V_{ip} < V_{in}$ 时, P 端原本连接 GND 的 MSB 子电容下极板切换连接到 Vref, 另一个子电容连接保持不变, 继续连接电压 Vref, N 端原本连接 Vref 的 MSB 子电容下极板中切换连接到 GND, 另一个保持连接不变。如果电压 $V_{ip} > V_{in}$, P 端原本连接 Vref 的 MSB 子电容下极板切换连接到 GND, 另一个子电容连接 Vref 电压不变, N 端原本连接 GND 的 MSB 子电容下极板中切换连接到 Vref, 另一个保持连接不变。接下来的电容翻转方式为单调的开关策略, 在进行第二位比较时, 当 $V_{ip} < V_{in}$ 时, P 端次高位电容的下极板连接到 Vref, N 端次高位的电容下极板连接电压 GND 保持不变。当 $V_{ip} > V_{in}$ 时, N 端次高位电容的下极板连接到 Vref, P 端次高位电容下极板连接电压 GND 保持不变。其他情况以此类推。

转化过程中电容阵列上极板的电压 V_{ip} 和 V_{in} 变化如图 3.12 所示, 以 3bit 为例, 最后得到数字码 110。在这种混合的开关策略方式下, MSB 电容中只有一半的电容发生翻转, 这种方式有效地降低了 DAC 转换的功耗。同时, MSB 翻转时上极板的共模电压保持不变, 转换结束后电容阵列上极板电压距离 VDD 有一个电压余度。




图 3.11 设计的 SAR ADC 开关切换逻辑




图 3.12 设计的 SAR ADC 比较过程

3.2.3 动态比较器

3.2.3.1 动态比较器设计

Van Elzakker 等人^[78]开发了一种更节能的比较器，如图 3.13 (a) 所示，其前置放大器部分与 Strong Arm^[79]相同，但锁存器部分不相同。Elzakker 比较器在锁存器中多加了一对 PMOS 管 M6 管和 M7 管，前置放大器的输出被送到 M6 管和 M7 管栅端。在比较器工作开始时，Dip 和 Din 处于 VDD，M6 管和 M7 管处于关闭状态，这确保了只有当前置放大器的输出共模电压降至 M6 管或 M7 管的阈值电压以下时，锁存级才开始导通。通过最小化前置放大器级的预充电能量，可以进一步降低 Elzakker 比较器的功耗。


论文中用到的带尾电容的动态比较器^[80-84]是在 Elzakke 动态比较器的基础上，将尾电流晶体管 M3 管替换为一个尾电容 Ctail、一个尾电流晶体管 M3a 管和 M3b 管，M3b 管将尾电容复位到地，如图 3.13 (b) 所示。带尾电容的动态比较器在前置放大器尾部使用电容，减小节点 Dip/Din 的电荷的充放电能量，使比较器功耗进一步降低。它通过减小偏置电流使前置放大器输入对管在弱反转区工作，以实现给定电荷转移的最大电压增益，从而提供了一种高能效的偏置机制。比较器的工作过程主要分为复位阶段和比较阶段，在复位阶段，当 CLK 为低电平，CLKB 为高电平时，M4 管和 M5 管将漏极节点 Dip 和 Din 预充电至 VDD，M12 管和 M13 管将锁存器复位，尾电容 Ctail 通过 M3b 管放电至地。在比较阶段，当 CLK 为高

电平, CLKB 为低电平时, M3b 管、M4 管、M5 管、M12 管、M13 管全部关断, 尾晶体管 M3a 管导通, 输入对管的漏极节点 Dip 和 Din 连接的电容 Cp 开始放电, 由 Cp 放电产生的电流给尾电容 Ctail 充电。随着 Ctail 上的电荷积累, 电压 Vc 变大, M1 管和 M2 管的栅源电压 Vgs 降低, 直到 M1 管或 M2 管的源级电压达到第一个关键点 $V_s = \min(V_{INP} - V_{th}, V_{INN} - V_{th})$, 其中 V_{th} 为 M1 管和 M2 管的阈值电压, 此时, 其中一个输入晶体管 M1 管或 M2 管关断, 该晶体管的漏极电压冻结 (假设没有亚阈值导通), 另一个晶体管继续导通, 其相应的 Cp 继续放电, 直到到达第二个关键点 $V_s = \max(V_{INP} - V_{th}, V_{INN} - V_{th})$ 。这与 Elzakker 动态比较器形成对比, Elzakker 动态比较器在比较阶段结束时, Dip 和 Din 节点上的电压都变为 GND。带尾电容的动态比较器, 在比较阶段结束时, Dip 和 Din 节点的电压降低, 下降量取决于 Cp 和 Ctail 两者的容值, 它的前置放大器对 Cp 进行预充电所需的能量为 $2 \cdot C_p \cdot V_{DD}^2 - C_p \cdot V_{DD} \cdot (V_{Dip} + V_{Din})$, 这比 Elzakker 动态比较器预充电能量 $2 \cdot C_p \cdot V_{DD}^2$ 要低, 因此节省了动态功耗。

前置放大器消耗的能耗约占比较器总能耗的 70%-80%, 因此通过减小前置放大器预充电量来降低比较器的能耗是相当可观的。为了在给定电流下获得最低的噪声, 需要最大化输入晶体管 M1 管和 M2 管的 gm/I_d , 这意味着需要让 M1 管和 M2 管工作在弱反型区。设计尾晶体管 M3a 管的尺寸, 使比较器工作开始时输入对管工作在弱反型区附近。当 CLK 为高电平时, 输入差分对管从一个特定的电流开始工作, 随着 Vc 的增加, 共模电流不断减小。由于 M3a 管的有限电阻, 节点 Vs 不会瞬间降为零。 gm/I_d 随 Vc 的增加而变大, 在第二个关键点附近到达最大值。

下面定量分析带尾电容的动态比较器的噪声和增益。当比较器工作在比较阶段时, Cp 上存储的电荷会通过输入对管放电至 Ctail, 此时比较器共模电流为 I_{CM} , Dip/Din 处的共模电压下降量为

$$\Delta V_{O,CM}(t) = \frac{\int_0^t I_{CM}(\tau) d\tau}{C_L} \quad (3-16)$$



(a) Elazakker 动态比较器

(b) 带尾电容的动态比较器

图 3.13 Elazakker 动态比较器和带尾电容的动态比较器

其中 I_{CM} 与 C_{tail}/C_p 的比值有关。因为输入对管 M1 管和 M2 管工作在亚阈值区，其跨导为

$$g_m(t) \approx \frac{I_{CM}(t)}{\frac{nKT}{q}} \quad (3-17)$$

放大器差模输入电压和差模输出电压之间的关系为

$$\Delta V_{O,DM}(t) = \frac{\int_0^t \Delta I_D(\tau) d\tau}{C_L/2} = \frac{\int_0^t [g_m(\tau) \Delta V_i] d\tau}{C_L} = \frac{\Delta V_i \int_0^t I_{CM}(\tau) d\tau}{C_L \cdot nKT/q} \quad (3-18)$$

其中 ΔV_i 是指输入差分量，则前置放大器的增益可以表示为

$$A_V(t) = \frac{\Delta V_{O,DM}(t)}{\Delta V_i} = \frac{g_m(t) \Delta V_{O,CM}(t)}{I_{CM}(t)} \quad (3-19)$$

T_{int} 指的是共模电流等于 0 时，输入对管 M1 管和 M2 管都关闭， $V_s = V_c$ ，可以得到 C_p 上的电压下降最大量为

$$V_{O,CM,max} = \frac{C_{tail}}{2C_p + C_{tail}} V_{DD} \quad (3-20)$$

尾电容 C_{tail} 越小, $V_{O,CM,max}$ 会越大, 前置放大器的功耗越小。

输出噪声功率计算得到

$$\overline{V_{n,out}^2} = \frac{2q\Delta V_{O,CM}(t)}{C_L} \quad (3-21)$$

等效输入噪声功率为

$$\overline{V_{n,in}^2} = \frac{2nkT}{C_L \cdot \Delta V_{O,CM}(T_{int}) \cdot \frac{g_m(t)}{I_D}} \quad (3-22)$$

从上式可以看到积分时间越长, 等效输入噪声功率就越低, 但这样会影响 ADC 的速率。 C_p 越大, 等效输入噪声越小, 但比较器功耗也会随之增加。因此, ADC 的比较器设计需要在速度、噪声和功耗之间做一个折中。

比较器除了关注噪声、功耗外, 还要关注失调。比较器失调会对整个仿真结果产生偏移, ADC 的动态范围减小。若偏移量小于 $LSB/2$, 则不会影响 ADC 的精度, 但如果失调过大, 为了满足 ADC 的动态范围, 参考电压增大, 会使 ADC 精度减小。比较器的失调来自电路元件的失配, 器件在尺寸和掺杂浓度上都会有偏差, 这是工艺制造过程中带来的, 所以失调是随机产生的。如图 3.14 所示, 将动态放大器拆分为前置放大器和锁存器, 输入信号通过前置放大器放大后输入到锁存器, 则比较器等效输入失调电压为

$$\sigma_{os}^2 = \sigma_{os1}^2 + \frac{\sigma_{os2}^2}{A_V^2} \quad (3-23)$$

其中 σ_{os}^2 为等效输入端的失调电压, σ_{os1}^2 为前置放大器的等效输入失调电压, σ_{os2}^2 为锁存器的等效输入失调电压。





图 3.14 比较器失调等效图

3.2.3.2 动态比较器仿真结果

在 55nm CMOS 工艺下, 图 3.15 可以看到 Elzakker 动态比较器和带尾电容的动态比较器的 D_{in}/D_{in} 、 V_{OUTP}/V_{OUTN} 点的电压随时间变化的关系曲线。图 3.15 (a) 中, 带尾电容的动态比较器中 D_{in}/D_{in} 点下降电压仅为 0.7V 左右, 而 Elzakker 动态比较器中 D_{in}/D_{in} 下降电压为 1.8V (V_{DD})。从图 3.15 (b) 中 V_{OUTP}/V_{OUTN} 曲线得到, 尾电容的加入使比较器的比较速度减慢, 这与 I_{CM} 电流减小有关。



(a) 前置放大器输出电压变化

(b) 锁存器输出电压变化

图 3.15 Elzakker 动态比较器和带尾电容的动态比较器

将相同尺寸 Elzakker 动态比较器和带尾电容的动态比较器分别进行噪声和功耗仿真, 结果如表 3.8 所示。通过 PSS+PNOISE 仿真得到, 带尾电容的动态比较器的等效输入噪声为 $103.5\mu V$, 略低于 Elzakker 动态比较器, 但两者差别不大是因为两者输入管子的宽长比一致。仿真得到带尾电容的动态比较器的功耗相比于 Elzakker 动态比较器的功耗节省了大约 73%, 但这以牺牲速度为代价, 在实际电路设计中要取一个平衡。

表 3.8 仿真得到的 Elzакker 和带尾电容的动态比较器的等效输入噪声和功耗

	等效输入噪声 (μV)	功耗 (μW)
Elzакker 动态比较器	111.1	24.0
带尾电容的动态比较器	103.5	6.4

如图 3.16 所示,对带尾电容的动态比较器进行失调电压的仿真,200 次的蒙特卡洛仿真结果显示了比较器失调电压 7.1mV 。若考虑动态比较器的总失调, V_{os} 等于 21.2mV 。该失调电压会造成输入信号范围的减小,信号无法满摆幅输入,但对整体线性度影响不大。




图 3.16 带尾电容的动态比较器的失调电压的蒙特卡洛仿真

3.2.4 时序数字控制

3.2.4.1 异步逻辑

在 SAR ADC 进行转换时,比较器的控制时钟根据不同实现方式分为同步时钟和异步时钟。同步时钟控制是通过外部的时钟控制各部分电路的时序,其优点是在满足速度的前提下降低设计的复杂度,缺点是同步时钟控制比较器工作时,该时钟的频率是固定的,ADC 工作最大频率受限于比较器比出每位结果最慢所需

的时间。当比较器输入电压越靠近时,比较器比较出结果所耗费的时间越长。DAC 上极板电压是二进制逐次逼近的, SAR ADC 以比较中最长的时间确定转换周期时钟频率,在比较器输入电压差值很大时会产生较大的时间余量。异步时钟控制电路中没有统一的时钟,根据比较器不同的输入情况自适应调节,故不存在浪费, ADC 的转换速度得到极大的提升。

具体工作方式如图 3.17 所示,在 ADC 采样相位时, Clks 为高电平,经过或门将 Clkc 拉高,比较器时钟 CLK_COM 为低电平,比较器进行复位, clk1-clk11 均被 CLK_COM 复位到低电平。当 ADC 进入转换相位时, Clks 变为低电平, CLK_COM 跳变为高电平,触发第一次电压比较,即比较器输出结果 VOUTP 和 VOUTN 通过异或门得到输出结果 VALID, VALID 表明比较器输出结果有效。若 VALID 为高电平,则表示比较器完成电压比较,并将比较器比较出的结果送入到 D 触发器 (DFF) 中。将 Clkc 进行延后通过一个或非门连接到比较器时钟 CLK_COM,如果此时比较器立即进入到复位相位,在比较器的输出有效后比较器立即被复位, CNR<11:0>信号控制的寄存器来不及存储有效值,不满足寄存器的建立时间要求。因此,需要给 Clkc 信号加上一定的延迟,用延迟后的 Clkc 信号来触发异步时钟控制。




图 3.17 异步时钟控制电路图

3.2.4.2 SPI 串行输出




图 3.18 串行输出电路图

当 SAR ADC 量化后的 12 位数字码 SAR<11:0>得到后, SAR ADC 的使能信号 DATA_READY 信号变高, 此时 FPGA 工作输出时钟信号 CLK_FPGA, 通过串行移位寄存器得到 SAR <11:0>的串行输出 OUT, 其分别从数字码高位 SAR<11>到低位 SAR<0>, 如图 3.18 所示。

3.3 仿真与测试结果

本设计基于 55nm CMOS 工艺, 在模拟电压为 1.8V, 数字电压为 1.2V 的电源电压下工作。对整体电路进行仿真, 电容单位尺寸为 2fF 和 4fF, 单边电容阵列为 4.096pF。

3.3.1 电路前仿结果




图 3.19 12bit SAR ADC 整体电路

在 CADENCE 里搭建电路图, 如图 3.19 所示, 采用 320kHz 采样频率, 输入信号为 $0.9 \pm 0.4V$ 的正弦信号, 对电路进行仿真, 选择 1024 个点进行 FFT 频谱分析, 得到结果如图 3.20 所示, SARADC 的有效位数为 11.0b, 信号噪声失真比为 67.8dB, 无杂散动态范围为 72.1dB, 总谐波失真为 -71.6dB。其中仿真时用到的

DAC 模块采用寄生参数提取后的 dspf 文件。




图 3.20 SAR ADC 前仿输出 FFT 频谱图

对电路按模块进行功耗仿真,如图 3.21 所示,得到 ADC 的总功耗为 $14.8 \mu\text{W}$,其中动态比较器所占功耗为 $6.4 \mu\text{W}$,采样开关为 $0.4 \mu\text{W}$,时序数字控制为 $6.6 \mu\text{W}$,DAC 为 $1.4 \mu\text{W}$ 。




图 3.21 SAR ADC 功耗分布情况

为了保证 SAR ADC 电路在各种情况下的工作性能,在不同工艺角和不同温度下对此进行 PVT 仿真,得到的结果如表 3.9 所示。

表 3.9 SAR ADC 的 PVT 仿真结果

工艺角	ff	ff	ff	ff	ss	ss	ss	ss	tt
温度（℃）	-10	50	-10	50	-10	50	-10	50	27
电压（V）	1.6	1.6	2	2	1.6	1.6	2	2	1.8
SNDR（dB）	68.6	68.8	68.6	68.8	64.9	65.4	64.7	65.2	67.8

根据神经探针复合的通道数不同，分别在采样率 32kHz、64kHz、160kHz 和 320kHz 下仿真，其带宽分别是 16kHz、32kHz、80kHz 和 160kHz，输入信号频率在奈奎斯特频率附近，得到的结果如表 3.10 所示。

表 3.10 SAR ADC 在不同采样率下的信号噪声失真比

采样率（Hz）	32k	64k	160k	320k
SNDR（dB）	69.9	69.8	69.5	67.8

3.3.2 版图设计和电路后仿结果




图 3.22 SAR ADC 版图（含 PAD）

图 3.22 所示为本论文设计的小面积低功耗 SAR ADC 电路版图，PAD 处引入引脚 SARADC 的差分输入 VIP 和 VIN，时钟 CLK，FPGA 的 CLK，SARADC

的 12bit 数据串行输出数字码 OUT，FPGA 使能信号 DATA_READY。除此之外，还有参考电压 VREF，模拟电压 AVDD 和 AGND，数字电压 DVDD 和 DGND，具体说明如表 3.11 所示。

表 3.11 PAD 的引脚介绍

编号	名称	端口性质	说明
1	VIP	模拟_输入	差分输入信号之一
2	VIN	模拟_输入	差分输入信号，与 VIP 反相
3	VREF	模拟_输入	电容阵列参考电压
4	CLK	数字_输入	全局时钟（与 ADC 转换速率相同）
5	CLK_FPGA	数字_输入	FPGA 给出的时钟，使 ADC 串行输出
6	DATA_READY	数字_输出	代表 ADC 一次采样完成，使 FPGA 使能，高电平有效
7	OUT	数字_输出	ADC 串行数字输出量，输出到 FPGA 上
8	AVDD	输入/输出	模拟电源，1.8V
9	AGND	输入/输出	模拟地，0V
10	DVDD	输入/输出	数字电源，1.2V
11	DGND	输入/输出	数字地，0V

图 3.23 为本章设计的 SAR ADC 的版图，它采用全差分结构，最左边为采样保持电路，中间为 DAC，DAC 右侧黄色部分为 DAC 驱动电路，绿色部分为动态比较器，最右侧为数字控制逻辑部分。



图 3.23 SAR ADC 电路版图

DAC 的版图设计如图 3.24 所示，具体排列方式在 3.2.2 中已经介绍。在电容

阵列上方和下方区域分别加上一块长方形的 M1-M6 层的金属块来隔离周围布线和噪声。在电容阵列和 DAC 驱动的金属连线处加一层 M5-M6 层的金属块，可以有效地屏蔽金属连线对电容阵列的影响。




图 3.24 电容阵列版图

动态比较器的版图设计如图 3.25 所示，比较器采用对称的结构，保证比较器输入管一致性。在比较器输入管处添加 dummy 管减小外界环境对比较器的影响，并在四周用 guard ring 围起来，保护比较器电路不受外部数字噪声和其他噪声的影响。




图 3.25 带尾电容的动态比较器版图

完成版图的设计后，提取寄生参数进行后仿，得到的 FFT 输出频谱图如图 3.26 所示，SAR ADC 的有效位数为 10.9bit，信号噪声失真比为 67.6dB，无杂散动态范围为 71.4dB，总谐波失真为 -71.2dB。




图 3.26 SAR ADC 后仿输出 FFT 频谱图

3.3.3 芯片测试结果

测试原理和系统电路测试照片分别如图 3.27 和图 3.28 所示,测试时通过电源供电,并在输入端用仪器 APx555 分别产生输入频率 183.6Hz 和 25.0kHz、幅度 0.8V 的正弦信号,在 PCB 板中转化得到 ADC 所需的输入差分信号 VIN 和 VIP,时钟信号由信号发生器给出,串行输出控制时钟信号由 FPGA 给出, SAR 量化后的数字码串行输出 OUT 由 FPGA 读取传输到逻辑分析仪 KingstVIS,在 PC 端使用 MATLAB 程序对数据进行 FFT 分析以及线性度分析即可得出 ADC 的基本性能参数。




图 3.27 SAR ADC 测试与原理图




图 3.28 系统电路测试照片

流片得到的芯片如图 3.29 所示,其 SARADC 核心结构部分如图 3.30 所示。本章设计的芯片在 55nm CMOS 工艺下制作,整体芯片面积为 $600\mu\text{m}\times 120\mu\text{m}$,其中电容阵列所占面积为 $405\mu\text{m}\times 30\mu\text{m}$ 。




图 3.29 芯片照片




图 3.30 芯片中的 SAR ADC 照片

对流片出来的芯片进行测试,在采样频率 64kHz 时,图 3.31 显示了输入信号频率 183.6Hz 下的芯片测试输出的 FFT 频谱图,ADC 测得的 SNDR 为 65.2dB, THD 为 -69.6dB。图 3.32 输入信号频率 25.0kHz 下的芯片测试输出的 FFT 频谱图,在接近奈奎斯特的采样率下,ADC 测得的 SNDR 为 64.1dB, THD 为 -68.0dB。当输入信号越接近奈奎斯特频率,看到 THD 变差,是因为采样开关宽长比设置的不够大。结合 3.2.2 小节中 MATLAB 仿真得到的电容不匹配度对 THD 的影响,得到电容阵列单位电容的不匹配度大约为 2.5%。实际计算得到的 FoMs 为 164.5dB。




图 3.31 输入信号频率 183.6Hz 下的芯片测试输出的 FFT 频谱图




图 3.32 输入信号频率 25.0kHz 下的芯片测试输出的 FFT 频谱图

芯片测试的结果与仿真结果存在差距，信号噪声失真比减小的主要原因是噪声较大。制造过程中带来的制造偏差和寄生效应，以及测试过程中引入的噪声干扰，都会导致芯片的实际结果比仿真结果差。还有一个原因可能是 **dspf** 或 **calibre** 提取的后仿寄生参数 **C+CC+R** 不准确。同时，仪器 **APx555** 会带来低频上的噪声，影响了测试结果。然而，总谐波失真的测量结果验证了我们提出的自制电容阵列的可行性。

表 3.12 对本章设计的 SAR ADC 进行了总结和与其他论文的性能进行对比，本章设计的 SAR ADC 在面积上领先，但在功耗上还可以进一步优化。

表 3.12 本章设计的 SAR ADC 与其他论文性能对比表

	BioCAS 2019[45]	TCAS-II 2022[82]	TCAS-II 2022[99]	TCAS-I 2020[100]	本论文
工艺 (nm)	180	180	180	18	55
采样速率 (kHz)	120	50	20	100	64
SNDR (dB)	58.9	62.7	64.8	60.9	64.1
功耗 (μW)	0.5	1.54	0.6	1.5	2.9
面积 (mm^2)	0.13	0.7	0.23	0.1	0.072
FoMs (dB)	172.8	164.8	166.7	166.1	164.5

3.4 本章小结

本章设计并实现了一种差分、上极板采样的小面积低功耗 SAR ADC，采用自举开关作为采样保持电路减小非线性，定制小尺寸插指电容器件排成的电容阵列作为 DAC 模块，设计带尾电容的动态比较器节省功耗和异步的时序数字控制加快 ADC 转换速度。本章设计的 SAR ADC 芯片面积仅 0.072mm^2 ，其中电容阵列面积仅 0.012mm^2 。芯片测试结果显示 SAR ADC 在 25.0kHz 输入信号下信号噪声失真比为 64.1dB ，总谐波失真为 -68.0dB ，功耗为 $2.9\mu\text{W}$ 。因此，本章提出的 SAR ADC 中的定制小尺寸插指电容阵列具有可行性。

4 一阶前馈式无源噪声整形 SAR ADC

针对神经探针系统在复杂工作条件下对大动态范围、高精度的要求,本章基于第三章提出的小尺寸定制插指电容阵列,在相同的 55nm CMOS 工艺下,设计了一种分辨率为 12bit、过采样率为 8 的一阶前馈式无源噪声整形 SAR ADC,在 160kHz 带宽内可达到 13.7bit 有效位数。在设计过程中,首先对现有噪声整形 SAR ADC 构架及积分器结构进行分析,选取合适的积分器。然后,确定系统架构和子电路模块指标并进行晶体管级设计实现。最后对设计的 SAR ADC 进行电路仿真。

4.1 噪声整形 SAR ADC 结构概述

噪声整形 SAR ADC 结构主要分为两种,第一种是级联式积分器前馈结构(Cascaded Integrator Feed-forward, CIFF),第二种是误差反馈结构(Error Feedback, EF),它们主要存在信号传递函数 STF 和噪声传递函数 NTF 的不同。下面分别介绍前馈式噪声整形 SAR ADC 结构和反馈式噪声整形 SAR ADC 结构。

4.1.1 前馈式噪声整形 SAR ADC 结构

前馈式噪声整形是将经过环路滤波器的信号和输入信号一起输入到比较器中,即环路滤波器在信号的前馈通路中^{[42][84]}。其主要工作原理如图 4.1 所示,在 ADC 采样阶段,输入信号被采样到下极板上;在 ADC 转换阶段,比较器比较获得数字码 $B_1 \sim B_N$,差分电容阵列上极板的电压逐步逼近;在 ADC 转换结束后,电容阵列上极板存在一个残留电压 V_{res} ,此时,环路滤波器开始工作,将残留电压 V_{res} 送入到积分电容上得到积分电压 V_{int} ,积分电压 V_{int} 保留等到下个 ADC 转换阶段和输入电压 V_{in} 一起送入比较器比较。

对应的信号流程图如图 4.2 所示,可以分别得到 $Dout(z)$ 的表达式,信号传递函数和噪声传递函数为

$$Dout(z) = Vin(z) + \frac{1}{1 + H(z)} Q(z) \quad (4-1)$$

$$STF(z) = \frac{Dout(z)}{Vin(z)} = 1 \quad (4-2)$$

$$NTF(z) = \frac{Dout(z)}{Q(z)} = \frac{1}{1 + H(z)} \quad (4-3)$$

同时通过计算得到残留电压 V_{res} 和积分电压的 V_{int} 的表达式为

$$V_{res}(z) = -\frac{1}{1 + H(z)} Q(z) \quad (4-4)$$

$$V_{int}(z) = -\frac{H(z)}{1 + H(z)} Q(z) \quad (4-5)$$

从式 4-4 和 4-5 中可以看到残余电压 V_{res} 和积分电压 V_{int} 只与量化误差 $Q(z)$ 有关，与输入信号 V_{in} 无直接关联。




图 4.1 前馈式噪声整形 SAR ADC 电路架构




图 4.2 前馈式噪声整形 SAR ADC 的信号流程图

4.1.2 反馈式噪声整形 SAR ADC 结构




图 4.3 反馈式噪声整形 SAR ADC 电路架构

反馈式噪声整形 SAR ADC 的工作原理如图 4.3 所示, 与前馈式噪声整形 SAR ADC 结构唯一不同的是反馈式噪声整形 SAR ADC 把误差直接反馈至电容上极板处^[86-89]。

对应的信号流程图如图 4.4 所示, 可以列出下面两个等式

$$V_{in}(z) - V_{int}(z) + Q(z) = D_{out}(z) \quad (4-6)$$

$$(D_{out}(z) + V_{int}(z) - V_{in}(z))H(z) = V_{int}(z) \quad (4-7)$$




图 4.4 反馈式噪声整形 SAR ADC 的信号流程图

可以分别得到 $D_{out}(z)$ 的表达式, 信号传递函数和噪声传递函数为

$$D_{out}(z) = V_{in}(z) + (1 - H(z))Q(z) \quad (4-8)$$

$$STF(z) = \frac{D_{out}(z)}{V_{in}(z)} = 1 \quad (4-9)$$

$$NTF(z) = \frac{D_{out}(z)}{Q(z)} = 1 - H(z) \quad (4-10)$$

同时通过计算得到残留电压 V_{res} 和积分电压 V_{int} 的表达式为

$$V_{res}(z) = -Q(z) \quad (4-11)$$

$$V_{int}(z) = H(z)Q(z) \quad (4-12)$$

4.2 系统结构设计

4.2.1 电路实现

图 4.5 为单边的一阶前馈式无源噪声整形 SAR ADC 的电路架构, 实际采用差分的结构, 图 4.6 为一阶前馈式无源噪声整形 SAR ADC 工作时序。一阶前馈式无源噪声整形 SAR ADC 里的积分器 $H(z)$ 是用两个电容和两个开关实现的, 它

只需要在傳統的 SAR ADC 上進行微小的改動就能實現噪聲整形的效果。使用基於放大器的積分器會帶來額外的噪聲並增加芯片面積，並且開環放大器隨溫度變化較大，故選擇無源積分器，它具有簡單、魯棒和低功耗的特點。




圖 4.5 一階前饋式無源噪聲整形 SAR ADC 電路架構




圖 4.6 一階前饋式無源噪聲整形 SAR ADC 工作時序

與傳統的 SAR ADC 操作相比，前饋式無源噪聲整形 SAR ADC 增加了兩個時鐘周期 Φ_{ns0} 和 Φ_{ns1} 。在 Φ_s 周期內，SAR ADC 對輸入信號進行採樣，同時電容 C_{n1} 上極板連接到共模電壓 V_{cm} 。在 Φ_c 周期內，SAR ADC 進行轉換得到數字輸出碼 $B_1 \sim B_n$ 。在轉換結束時，SAR ADC 陣列的上極板存在一個殘留電壓 V_{res} 。在 Φ_{ns0} 周期內，將電容 C_{n1} 與 DAC 電容陣列 C 相連， C_{n1} 和 C 上的電荷重分配。在 Φ_{ns1} 周期內，將電容 C_{n1} 與電容 C_{n2} 相連， C_{n1} 和 C_{n2} 上的電荷重分配，有效地實現了無源積分。 C_{n2} 上的電壓被標記為 V_{int} ，比較器為四輸入比較器，其中兩端分別連接到差分的 V_{res} 電壓，另外兩端連接到差分的 V_{int} 電壓。在電荷重分配的過程中 V_{res} 電壓被衰減，只有部分的 V_{res} 電壓會被積分，這削弱了噪聲整形效果，此時需要提供額外的增益來補償 V_{res} 的衰減。通過簡單調整比較器輸入晶體管的尺寸來實現 V_{res} 和 V_{int} 電壓的有源相加，即通過不同寬長比的差分對管並聯實現有源增益。

一階前饋式無源噪聲整形 SAR ADC 流程圖如圖 4.7 所示，這裡假設積分電

压输入对管宽长比是残留电压输入对管宽长比的 g 倍, 电容阵列 $C=a/(1-a)$ $C_{n1}=C_{n2}$ 。




图 4.7 一阶前馈式无源噪声整形 SAR ADC 流程图

可以得到 $Dout(z)$ 的表达式为

$$Dout(z) = Vin(z) + \frac{1 - (1-a)z^{-1}}{1 - (1-a)(1-ga)z^{-1}} Q(z) \quad (4-13)$$

从 $Dout(z)$ 中得到 $NTF = \frac{1-(1-a)z^{-1}}{1-(1-a)(1-ga)z^{-1}}$, 零点位于 $(1-a)$ 处, 极点位于 $(1-a)(1-ga)$ 处。NTF 是由电容比例 a 和比较器中的输入端器件尺寸之比 g 决定, 具有较好的鲁棒性, 由此可以看到一阶前馈式无源噪声整形 SAR ADC 对 PVT 变化不敏感。为了保证系统稳定, 根据信号与系统的知识, NTF 的极点 $(1-a)(1-ga)$ 要在单位圆内, 即 $|(1-a)(1-ga)| < 1$, $1/(1-a) < g < (2-a)/(a(1-a))$ 。不同取值的 a, g 对应的整形效果不一样, 当 NTF 越接近 $1-z^{-1}$ 时整形效果越好。这里取 $g=1/a=4$, 得到电容阵列 $C = C_{n2} = 3 \cdot C_{n1}$, $NTF = 1 - 0.75z^{-1}$ 。

当 $NTF = 1 - 0.75z^{-1}$ 时, 对一阶前馈式无源噪声整形 SAR ADC 带宽内的噪声功率谱密度进行计算

$$\begin{aligned} \overline{e^2(t)} &= \frac{q^2}{12\pi} \int_0^{+\frac{\pi}{OSR}} |NTF(w)|^2 dw = \frac{q^2}{12\pi} \int_0^{+\frac{\pi}{OSR}} (1 - 0.75z^{-1})^2 dw \\ &\approx \frac{q^2}{12} \left(\frac{1}{16 \cdot OSR} + \frac{\pi^2}{4 \cdot OSR^3} \right) \end{aligned} \quad (4-14)$$

当过采样率 OSR 为 8 时, 计算得到 12bit 下的一阶无源噪声整形 SAR ADC 的信噪比为 93dB。如果在理想情况下, 对 $NTF=1-z^{-1}$ 的噪声传递函数计算得到信噪比为 95.9dB。一阶前馈式无源噪声整形 SAR ADC 虽然噪声整形效果被一定程度地抑制, 但也极大地增加了 ADC 的精度。

4.2.2 噪声分析

一阶前馈式无源噪声整形 SAR ADC 会对量化噪声和比较器噪声进行整形，使带宽内的量化噪声和比较器噪声减小，提高了 ADC 的精度，但是电路中引入的其他噪声如采样噪声不会被整形，具体定量分析流程图如图 4.8 所示。




图 4.8 一阶前馈式无源噪声整形 SAR ADC 噪声源模型流程图

其中， $n_1(z)$ 是采样结束时在电容阵列 C 上极板引入的 kT/C 噪声， $n_2(z)$ 是 Φ_{ns0} 阶段结束时 C_{n1} 上的 kT/C 噪声， $n_3(z)$ 是 Φ_{ns1} 阶段结束时 C_{n2} 上的 kT/C 噪声， $n_4(z)$ 是比较器在比较过程中产生的噪声， $Q(z)$ 是量化噪声。

下面具体计算各个噪声源的值。

如图 4.9 所示， $\overline{n_1^2}$ 是在 Φ_e 下降沿处电容阵列上极板引入的 kT/C 噪声，

$$\overline{n_1^2} = \frac{kT}{C} \quad (4-15)$$

分母 C 是电容阵列的电容，其中也包括上极板的各种寄生电容。




图 4.9 在 Φ_{ns} 下降沿处噪声源模型

在 Φ_{ns} 下降沿处电容 C_{n1} 引入噪声 $\overline{n_{2a}^2}$ ，

$$\overline{n_{2a}^2} = \frac{kT}{C_{n1}} = \frac{(a-1)kT}{aC} \quad (4-16)$$

如图 4.10 所示, 在 Φ_{ns0} 为高电平阶段 C_{n1} 和 C 进行电荷重分配, 计算得到

$$\overline{n_2^2} = \frac{(1-a)^2 kT}{aC} = \frac{9kT}{4C} \quad (4-17)$$




图 4.10 在 Φ_{ns0} 高电平处噪声源模型

如图 4.11 所示, 在 Φ_{ns1} 为高电平阶段 C_{n1} 和 C_{n2} 上电荷重分配, C_{n2} 上存储的电荷是每次 Φ_{ns1} 为高电平阶段电荷重分配积累得到的结果, 则 C_{n2} 上存储的噪声为

$$\overline{n_3^2} = \frac{kT}{aC} = \frac{kT}{4C} \quad (4-18)$$




图 4.11 在 Φ_{ns1} 高电平处噪声源模型

最后得到信号传递函数为

$$Dout(z) = Vin(z) + n_1(z) + n_2(z)z^{-1} + \frac{n_3(z)z^{-1}}{a} + (Q(z) + n_4(z))[1 - (1 - a)z^{-1}] \quad (4-19)$$

噪声整形 SAR ADC 只能对比较器噪声和量化噪声高通滤波，对采样噪声、DAC 的失配起不到高通滤波的作用。动态比较器仿真得到的噪声比量化噪声大，因此设计前馈式无源噪声整形 SAR ADC 对提高 SAR ADC 的精度具有重要意义。

4.3 电路模块设计

一阶前馈式无源噪声整形 SAR ADC 主要由采样电路、DAC、四输入动态比较器和时序数字控制组成。采样电路和时序数字控制已在 3.2 节提出，四输入动态比较器和 DAC 相比于 3.2 节有些不同，后面将对这两个子模块进行详细介绍。

4.3.1 动态比较器

为了实现信号残留电压 V_{res} 和积分通路 V_{int} 电压的相加，提出四输入动态比较器这一结构，使信号残留电压和积分电压按照所需的比例有源相加，弥补了电荷分配过程中的积分电压的损失。在第三章提出的动态比较器的基础上再增加一对输入对管，选取 V_{res} 和 V_{int} 输入管的尺寸比例为 1:4，即 $4(W/L)_{V_{resp}} = 4(W/L)_{V_{resn}} = (W/L)_{V_{intp}} = (W/L)_{V_{intn}}$ 。

由于带尾电容的动态比较器结构的优越性，因此将其设计成四输入的结构，具体实现电路如图 4.12 所示。下面分析带尾电容的四输入动态比较器的工作过程，当 CLK 为低电平时，CLK 通过一个反相器得到的 CLKB 为高电平，四输入动态比较器进入复位阶段。第一级预放大器中的晶体管 M7 管、M8 管、M9 管和 M10 管导通，Cpa 和 Cpb 上存储电压 VDD，Ctaila 和 Ctailb 上存储电压 GND。当 CLK 为高电平时，第一级预放大器中的晶体管 M7 管、M8 管、M9 管、M10 管关断，M5 管、M6 管导通，根据 V_{resp} 和 V_{intp} 的电压值，Cpa 开始放电，根据 V_{resn} 和 V_{intn} 的电压值，Cpb 开始放电。由于输入电压的差别，电容 Cpa 和 Cpb 放电的速度不同。当 Cpa 或 Cpb 上电压下降量为晶体管 M13 管或 M14 管阈

值电压时，第二级锁存器开始工作。锁存器由交叉耦合的两个反相器构成，这两个反相器实现正反馈，会使 VOUTP 和 VOUTN 中的一个电压迅速变化到 GND，另一个电压迅速变化到 VDD。在这个比较过程中，不存在直接从 VDD 到 GND 的直流通路，所以不存在静态功耗。




图 4.12 带尾电容的四输入动态比较器

此结构在 Vres 通路和 Vint 通路的底下加上了尾电容 Ctail，使 Cp 上的电压最后下降了 $\frac{C_{tail}}{C_{pa}+C_{pb}+C_{tail}} V_{DD}$ 而不是 VDD，因此节省了功耗。由于加入了一对输入对管，比较器的噪声也会随之增大，残留电压和积分电压对比较器噪声的贡献与它们对应的输入对管的尺寸成正比，降低比较器的噪声对高精度 ADC 的实现至关重要。在这个结构中，因为加入了 Ctail 电容，M1 管、M2 管、M3 管和 M4 管工作在亚阈值区，经过计算，比较器等效输入功率为

$$\overline{V_{n,in}^2} = \frac{2nkT}{C_L \cdot \Delta V_{O,CM}(Tint) \cdot \frac{g_m(t)}{I_D}} \quad (4-20)$$

相比于论文[84]中使用的 Elzakker 四输入动态比较器结构，带尾电容的四输

入动态比较器减少了等效输入噪声。此外,输入对管存在回踢噪声,回踢噪声是由输出端跳变引发的输入端的波动。因为比较器输入对管的尺寸不一样,回踢噪声的大小也不一样。本质上回踢噪声不可以被消除,因此只能通过减小回踢噪声的方式减小对输入的影响。加入 C_{tail} 电容, C_p 上电压的下降量减小,使 C_p 上电压跳变回馈到输入处的回踢噪声也减小。

设计 C_{tail} 是 C_p 的 8 倍,对比 Elzakker 和带尾电容的四输入动态比较器,得到它们的等效输入噪声、输出等效噪声和功耗如表 4.1 所示。

表 4.1 仿真得到的四输入 Elzakker 比较器和带尾电容的比较器的噪声和功耗

	等效输入噪声 (μV)	输出等效噪声 (mV)	功耗 (μW)
Elzakker 比较器	190.8	22.4	69.8
带尾电容的比较器	133.8	17.1	49.0

通过仿真得到带有尾电容的四输入动态比较器的功耗为 $49.0\mu W$, 等效输入噪声为 $133.8\mu V$, 输出等效噪声为 $17.1mV$ 。相同尺寸下的 Elzakker 四输入动态比较器的功耗为 $69.8\mu W$, 等效输入噪声为 $190.8V$, 输出等效噪声为 $22.4mV$ 。由此可见,带尾电容的四输入动态比较器的功耗仅为 Elzakker 四输入比较器的 70%, 噪声优化了 30%。

4.3.2 DAC

SAR ADC 采样时因为时钟馈通和沟道电荷注入引入了非理想误差,导致采样电路的线性度下降。时钟馈通与开关尺寸有关,难以消除,但可以通过差分结构消除。沟道电荷注入是采样开关管断开的时刻存储在 MOSFET 沟道中的电荷会向源极和漏极泄放,泄放大小与源极和漏极的瞬态阻抗有关,难以准确预测,下极板采样可以消除沟道电荷注入的影响。

下极板采样的结构和工作时序分别如图 4.13 和图 4.14 所示,输入信号在 $\Phi 1$ 为高电平的时通过输入开关 $SW1$ 采样到电容的下极板,而电容的上极板通过开关 $SW2$ 在 $\Phi 2$ 为高电平时接到共模电平 V_{cm} 。如果采样开关 $SW1$ 断开比输入开关 $SW2$ 断开提前一点,在 $\Phi 1$ 的下降沿时,电容阵列 C 上的电荷被锁定。因为每次 $\Phi 1$ 断开前,开关 $SW2$ 的漏极都近似为恒定电平 V_{cm} 。当采样开关 $SW2$ 断开

时,假设电容上极板连接到的电阻无穷大,输入开关 SW1 引入的沟道电荷注入和时钟馈通不影响采样电容上的电压差,但其注入的电荷使得输入共模电平偏移几十毫伏到上百毫伏,输入共模的偏移量取决于开关大小和采样电容大小,运用差分结构使差分两端的时钟馈通电荷注入误差相抵消。在 $\Phi 3$ 为高电平时,电容阵列 C 的下极板通过开关 SW3 接入共模电压,上极板电压随之改变。




图 4.13 下极板采样 SAR ADC 的电路结构




图 4.14 下极板采样 SAR ADC 工作时序图

四输入动态比较器要求四个输入端的输入信号共模电压保持一致,在这种情况下才能保证比较结果准确。因此在本设计中采用 Vcm-based 的开关策略,以图 4.15 为例。在采样阶段时,电容阵列的上极板连接 Vcm 电压,差分两端下极板分别连接输入信号 Vip 和 Vin。完成采样阶段后进入复位阶段,电容阵列的上极板从输入信号切换到共模电压 Vcm。在转换阶段,先判断差分电容阵列上极板电压 Vip 和 Vin 的大小,然后进行最高位的比较。当 $V_{ip} < V_{in}$ 时, P 端的 MSB 电容下极板从 Vcm 切换到 Vref, N 端的 MSB 下极板从 Vcm 切换到 GND。如果 $V_{ip} > V_{in}$, P 端的 MSB 电容下极板从 Vcm 切换到 GND, N 端的 MSB 下极板从 Vcm 切换到 Vref,其他情况以此类推,一直判断到最后一位。




图 4.15 基于共模的开关切换逻辑

转化过程中电容阵列上极板的电压 V_{ip} 和 V_{in} 变化如图 4.16 所示,以 3bit 为例,最后得到数字码为 110。在此设计中,需要获得最后一位转换后电容阵列上极板的残留电压 V_{res} ,因此对于一个 N bit 分辨率的 NS SAR ADC 需要 N 次逐次逼近操作。




图 4.16 基于共模的开关策略的电压变化

4.4 仿真结果

4.4.1 MATLAB 仿真

在 Simulink 里对一阶前馈式无源噪声整形 SAR ADC 进行行为级建模,如图

4.17 所示，采样信号 fs 频率设置为 2.56MS/s，过采样率 OSR 设置为 8，信号输入幅度和参考电压 VREF 设置为 1.2V，图中的各个模块都是理想的。




图 4.17 一阶前馈式无源噪声整形 SAR ADC 在 Simulink 中的系统框图

为探究过采样和噪声整形技术对 SAR ADC 的影响,分别对传统的 SAR ADC、过采样率为 1 的噪声整形 SAR ADC、没有加入噪声整形技术的过采样率为 8 的 SAR ADC 和过采样率为 8 的噪声整形 SAR ADC 进行仿真。得到结果如图 4.18 和表 4.2 所示,传统的 SAR ADC 的信号噪声失真比为 73.9dB,是理想的 SAR ADC。过采样率为 1 的噪声整形 SAR ADC 的信号噪声失真比为 72.1dB,因为 $\text{NTF} = 1 - 0.75z^{-1}$ 作为高通滤波器,虽然带内的噪声会减小,但是带外的噪声会增加,奈奎斯特采样率内的总噪声也是增加的。没有加入噪声整形技术的过采样率为 8 的 SAR ADC 的信号噪声失真比为 83.0dB,因为过采样技术会使得 ENOB 增加 1.5b。过采样率为 8 的噪声整形 SAR ADC 的信号噪声失真比为 92.8dB,与理论值计算相符合,并为后续实际仿真结果带来参考。




图 4.18 MATLAB 中四种采样率 2.56MS/s SAR ADC 的 FFT 频谱图

表 4.2 MATLAB 仿真得到的四种采样率 2.56MS/s SAR ADC 性能指标

结构	SAR ADC	NS SAR ADC	SAR ADC	NS SAR ADC
过采样率	1	1	8	8
带宽 (kHz)	640	640	80	80
精度 (bit)	11.9	11.7	13.5	15.1
SNDR (dB)	73.9	72.1	83.0	92.8

4.4.2 电路仿真结果

在 12bit 的 SARADC 基础上, 采用 Vcm-based 的翻转方式和四输入动态比较器, 完成了一阶前馈式无源噪声整形 SARADC。搭建 Testbench 对噪声整形 SAR ADC 进行仿真, 设置输入信号为幅值 1.2V 的正弦信号, 采样频率为 2.56MHz,

过采样率为 8，选取 8192 个点做 FFT 频谱分析，最后仿真结果如图 4.19 所示，有效位数为 13.7bit，信号噪声失真比为 84.0dB，无杂散动态范围为 98.0dB。表 4.3 分别展示了三种采样率为 2.56MS/s 的 SAR ADC，分别是使用带尾电容的两输入比较器的 SAR ADC，使用带尾电容的四输入比较器的噪声整形 SAR ADC 和使用 Elzакker 四输入比较器的噪声整形 SAR ADC。本设计相比于传统的同结构的 SAR ADC 提高了 2 位有效位数，大幅提高了 ADC 的精度，相比于 Elzакker 四输入比较器的噪声整形 SAR ADC，也有大约 0.2bit 的精度提升。




图 4.19 一阶前馈式无源噪声整形 SAR ADC 的 FFT 频谱

表 4.3 2.56MS/s 采样率下的三种 SAR ADC 性能对比

参数	SAR ADC	NS SAR ADC (本设计)	NS SAR ADC
比较器结构	带尾电容的二输入 动态比较器	带尾电容的四输 入动态比较器	Elzакker 四输入 动态比较器
有效位数 (bit)	11.5	13.7	13.5
信号噪声失真比 (dB)	70.9	84.0	82.8

为了保证噪声整形 SAR ADC 电路在各种情况下的工作性能，在不同工艺角和不同温度下对此进行 PVT 仿真，得到的结果如表 4.4 所示。

表 4.4 噪声整形 SAR ADC 的 PVT 仿真结果

工艺角	ff	ff	ff	ff	ss	ss	ss	ss	tt
温度（℃）	-10	50	-10	50	-10	50	-10	50	27
电压（V）	1.6	1.6	2	2	1.6	1.6	2	2	1.8
SNDR（dB）	90.3	89.7	90.4	89.9	75.9	77.6	75.9	72.6	84.0

对电路按模块进行功耗仿真,如图 4.20 所示,得到 ADC 的总功耗为 139.2μW,其中动态比较器所占功耗为 49.0μW,时序数字控制为 52.6μW,采样开关和电容阵列 为 37.6μW。经过计算得到 FoMs 为 174.6dB。




图 4.20 一阶前馈式无源噪声整形 SAR ADC 功耗分布情况

根据神经探针复合的通道数不同,分别在采样率 256kHz、512kHz、1280kHz 和 2560kHz 下仿真,其带宽分别是 16 kHz、32 kHz、80 kHz 和 160kHz,与上 一章 SAR ADC 仿真的带宽一致(保持过采样率 OSR=8),得到的结果如表 4.5 所 示。

表 4.5 噪声整形 SAR ADC 在不同采样率下的信号噪声失真比

采样率（Hz）	256k	512k	1280k	2560k
SNDR（dB）	86.4	86	84.3	84.0

表 4.6 是本章设计的 ADC 和其他噪声整形 ADC 的论文性能对照表。与文 献[84]和文献[92]中的 ADC 相比,本设计在 FoMs 上具有优势,但与文献[91]和 文献[93]的新型结构相比,本设计存在一定差距。

表 4.6 本章设计的噪声整形 SAR ADC 与其他论文性能对比表

	ESSCIRC2016 [84]	ISSCC2022 [91]	JSSC2019 [92]	ISSCC2020 [93]	本论文*
工艺 (nm)	130	40	40	28	55
OSR	8	8	32	8	8
带宽 (MHz)	0.125	0.625	0.262	0.1	0.16
SNDR (dB)	74.8	79	78.1	87.6	84.0
功耗 (μ W)	61	84	143	120	139.2
FoMs (dB)	167.5	177.7	171.1	176.8	174.6

*本设计的性能数据基于电路的前仿结果

4.5 本章总结

本章设计了一种基于 Vcm-based 的开关策略的一阶前馈式无源噪声整形 SAR ADC，采用带尾电容的四输入动态比较器节省功耗和减小回踢噪声。该设计基于上一章的 SAR ADC，将 SAR ADC 的精度提高了约 3bit。仿真结果显示，该 SAR ADC 在 150.0kHz 输入信号条件下，在 160kHz 带宽内得到信号噪声失真比为 84.0dB，FoMs 为 174.6dB。

5 带 kT/C 消除技术的 SAR ADC

针对神经探针系统电极数不断增加,同时面积减小的发展趋势,为探索进一步减小 SAR ADC 电容阵列尺寸的可能性,解决采样噪声变大,限制 ADC 精度的问题。本章在相同的 55nm CMOS 工艺下,在传统 SAR ADC 的基础上加入了 kT/C 消除技术,设计了一种 13bit 分辨率的连续时间 SAR ADC,在 160kHz 带宽内可达到 12.6bit 有效位数。在设计过程中,首先对 kT/C 消除技术做了详细介绍,其次对系统架构和子电路模块进行晶体管级设计和实现,最后对设计的 SAR ADC 进行电路仿真。

5.1 系统结构设计

随着工艺的进步,芯片面积在逐渐减小。作为 SAR ADC 中占主要面积的电容阵列,减小它的面积成为一个研究方向,其中行之有效的方法是减小电容和使用分段式电容阵列。同时,在单通道 SAR ADC 中,降低功耗和提高速度的最有效方法之一是减小 DAC 中的电容。带容性负载的数字电路的开关功率为 $V^2 \cdot C^2 \cdot f_0$, 其中 f_0 为开关频率,更具体地说,在这个设计中, DAC 只是一个由数字门驱动的负载电容。因此,降低 DAC 本身的电容以及寄生电容对于降低功耗是有利的。还有一个额外的好处,那就是减小 DAC 驱动电路的尺寸、功耗和设计难度。除此之外,减小电容也能提高速度。驱动电路和负载电容产生的 RC 时间常数决定了每个 DAC 元件的稳定时间,通过减小电容,时间常数可以最小化,速度可以最大化。

虽然减小 DAC 中的电容会带来许多优点,但不断地减小电容会导致采样噪声(kT/C 噪声)或电容失配不断变大。为了更好地实现小值电容阵列下的 SAR ADC 设计,使用 kT/C 消除技术解决电容较小时 kT/C 噪声过大的问题。为了更好地探究小电容阵列情况下 kT/C 噪声对 ADC 性能产生的影响,这里选取 ADC 的分辨率为 13bit,使 kT/C 噪声比量化噪声大一个数量级。

5.1.1 工作原理

带 kT/C 消除技术的 SAR ADC 采用下极板采样的 V_{cm} -based 的开关策略和差分结构，它的结构与传统的下极板采样的 SAR ADC 相比，只在前置放大器和锁存器之间多加了一个电容和一个开关^[94]。它的工作原理和工作时序如图 5.1 和图 5.2 所示，在采样阶段， $\Phi 1$ 和 $\Phi 2$ 为高电平，电容阵列下极板连接到输入信号，上极板连接共模电压 V_{cm} ，此时对输入信号采样，同时，电容 C_2 右端连接到 V_{cm} 。当信号采样结束时， $\Phi 1$ 和 $\Phi 2$ 进入低电平。 $\Phi 1$ 比 $\Phi 2$ 先进入低电平，这保证输入信号被完全采样到 C_1 的同时， $\Phi 1$ 下降沿带来的 C_1 上的采样噪声 kT/C 被存储在 C_1 的上极板和前置放大器前端，这个采样噪声类似于放大器的失调电压，可以参考比较器失调电压的消除方式来消除。除此之外， C_1 的采样噪声通过前置放大器放大存储在电容 C_2 上。在 $\Phi 2$ 下降沿处，电容 C_2 的 kT/C 噪声被存储到 C_2 上，引入了额外的噪声。接着 $\Phi 3$ 进入高电平，SAR ADC 进入复原阶段， C_1 下极板连接 V_{cm} 。当 $\Phi 3$ 变成低电平，SAR ADC 进入转换阶段，放大器和锁存器共同判断差分电容阵列 C_1 上极板的电压大小，得到数字码并选择参考电压 V_{refp} 或 V_{refn} 驱动 C_1 。




图 5.1 带 kT/C 消除技术的 SAR ADC 架构




图 5.2 带 kT/C 消除技术的 SAR ADC 工作时序图

5.1.2 kT/C 消除技术

kT/C 消除技术的具体实现原理如图 5.3 所示, SAR ADC 的一个工作周期被分为三个阶段来介绍,第一个阶段为时钟 $\Phi 1$ 高电平阶段,即周期开始到 t_1 时刻;第二个阶段为时钟 $\Phi 1$ 低电平, $\Phi 2$ 高电平阶段,即 t_1 时刻到 t_2 时刻;第三个阶段为 SAR ADC 转换阶段,即 t_2 时刻到周期结束 (t_3)。




图 5.3 不同时刻下带 kT/C 消除技术的噪声源模型

在第一个阶段时,输入信号 V_{in} 被采样到电容阵列 C_1 上,在 $\Phi 1$ 下降沿处,输入信号采样结束,开关断开的同时输入信号 $V_{in}(t_1)$ 和 kT/C_1 噪声被存储在电容 C_1 上。此时电容 C_1 上存储的电荷 Q_1 为

$$Q_1 = (V_{in}(t_1) + V_{n,1}) \cdot C_1 \quad (5-1)$$

在第二个阶段，输入信号继续输入到 C1 上，在 $\Phi 2$ 下降沿处，开关断开的同时 C2 上的电压和 $kT/C2$ 噪声被存储在电容 C2 上。此时 C2 左端的电压为 $A \cdot (V_{in}(t2) - V_{in}(t1) + V_{n,1})$ ，电容 C2 上存储的电荷 Q_2 为

$$Q_2 = (A \cdot (V_{in}(t2) - V_{in}(t1) - V_{n,1}) + V_{n,2}) \cdot C2 \quad (5-2)$$

在第三个阶段，SAR ADC 进入转换阶段，通过比较和电压转换得到数字输出码 Dout。当转换结束后，C1 下极板接入电压 V_{DOUT} ，理想情况下比较器的输入电压为 0，得到等式

$$A(V_{DOUT} - V_{in}(t1) - V_{n,1}) - A \cdot (V_{in}(t2) - V_{in}(t1) - V_{n,1}) + V_{n,2} = 0 \quad (5-3)$$

最终得到数字码输出为

$$V_{DOUT} = V_{in}(t2) + V_{n,2}/A \quad (5-4)$$

最终输出结果 V_{DOUT} 与 $kT/C1$ 噪声无关，换言之，采样噪声 $kT/C1$ 噪声被消除。但在这个过程中引入 $kT/C2$ 噪声， $kT/C2$ 被抑制，因为 $kT/C2$ 噪声被除以比较器的放大倍数 A，折算到前置放大器输入端的值远小于原 $kT/C1$ 噪声。

5.1.3 电路实现

总体电路结构如所示，设置电容阵列 C1 为 128f，单位电容 C_u 为 4f，C2 为 100f， C_L 为 50f，放大器放大倍数约 7.2V/V。




图 5.4 带 kT/C 消除技术的 SAR ADC 电路实现

5.2 电路模块设计

带 kT/C 消除技术的 SAR ADC 主要由采样电路、DAC、比较器和时序数字控制组成。采样电路和数字时序控制大致与第三节相同，本章对 DAC 和比较器进行改进。为了减小 DAC 中电容阵列的面积，本章采用分段式电容阵列。比较器

由放大器和锁存器构成^[95]，在连续时间下做出判断。

5.2.1 分段式电容阵列

典型的分段电容结构如图 5.5 所示，电容阵列分为两部分电容阵列 C_{Mt} 和 C_{Lt} ，第一部分是左侧的 MSB 的电容阵列 C_{Mt} ，第二部分是右侧的 LSB 的电容阵列 C_{Lt} ，其中

$$C_{Mt} = (2^m - 1)kC_u + C_{d1} \quad (5-5)$$

$$C_{Lt} = (2^n - 1)C_u + C_{d2} \quad (5-6)$$

分别在 $C_{k,m}$ 和 $C_{k,n}$ 的下极板处连接 Vref，则 V_{Mt} 的电压变化分别为

$$dC_{Mt,1} = \frac{kC_u(C_a + C_{Lt})}{C_{Mt}(C_a + C_{Lt}) + C_a C_{Lt}} \cdot V_{ref} \quad (5-7)$$

$$dC_{Mt,2} = \frac{2^{n-1}C_u C_a}{C_{Mt}(C_a + C_{Lt}) + C_a C_{Lt}} \cdot V_{ref} \quad (5-8)$$

为了使 DAC 比较按照二进制的方式，确保 ADC 的线性度，相邻跨段位的权重满足两倍关系， $dC_{Mt,1} = 2dC_{Mt,2}$ ，化简得到

$$\frac{C_a}{C_u} = \frac{k}{2^n - k} \cdot \frac{C_{Lt}}{C_u} \quad (5-9)$$

C_{d1} 不带来非线性增益误差，但是会带来 DAC 增益误差。分别取 $\frac{C_a}{C_u}$ 为 $k, k+1, k+2$ 来计算 C_{Lt} ，为了获得好的匹配性，经过计算最终取 $M=5, N=7, k=1, C_a=C_u, C_{d1}=0, C_{d2}=0$ 。




图 5.5 分段电容阵列结构


5.2.2 带共栅级驱动的互补共源级低噪声放大器

在带 kT/C 消除技术的 SAR ADC 中, 电容阵列 256fF, 前置放大器的输入寄生电容大约是电容阵列的十分之一以上, 成为影响 SAR ADC 精度不可忽略的存在。随着 SAR ADC 的速度增加, 前置放大器输入对管的尺寸增大, 寄生电容也随之增大, 所以需要减小前置放大器的寄生电容。全带宽范围内比较器的等效输入噪声较大, 因此, 对于高精度和小值电容阵列的 ADC, 低噪声比较器的研究意义重大。鉴于上述, 本文提出了一种带共栅极驱动的互补共源级的低噪声放大器。

该放大器由一对 NMOS 管和一对 PMOS 管构成差分输入端, 由另一对 NMOS 管和另一对 PMOS 管作为负载构成差分输出端的放大电路, 实现输入端 PMOS 管和 NMOS 管两者电流复用, 增大放大器增益。如图 5.6 所示, 共栅极驱动电路中的双端输入双端输出放大器 AMP2 和 AMP3 的输入端连接放大电路的差分输出端, AMP2 和 AMP3 的输出端分别连接放大电路中作为负载的一对 PMOS 管和一对 NMOS 管的栅端, 利用共栅极驱动减小放大电路中作为差分输入端管子漏端电压的变化, 从而减小等效输入电容。

放大器的电压变化情况如图 5.7 所示, 输入信号 V_{inP} 与输出信号 V_{outn} 的电压变换方向一致, 输出信号 V_{outP} 和 V_{outn} 通过放大器 AMP2 输出到 M3 管的栅端 VFBPP, VFBPP 变化的方向与输入信号 V_{inP} 变化方向一致, 由于 M3 管直接连接 M1 管作为 M1 管的负载, M1 管栅端电压 V_{inP} 的小信号变化量 ΔV_{inP} 会在 M1 管漏端 $V_{millerP}$ 处产生小信号 $-\frac{gm_{1,2}}{gm_{3,4}}\Delta V_{inP}$, M3 管的栅端电压 VFBPP 的变化会在 M1 管漏端 $V_{millerP}$ 处产生小信号 ΔV_{FBPP} , 由放大器 AMP3 增益可得到 $\Delta V_{FBPP} = (1 + \frac{gm_{1,2}}{gm_{3,4}})\Delta V_{inP}$, V_{inP} 处的小信号变化量 ΔV_{inP} 和 VFBPP 处的小信号变化量 ΔV_{FBPP} 放大后在 V_{miller} 处叠加产生的小信号变化 ΔV_{miller} , 经计算 $\Delta V_{miller} = \Delta V_{inP}$, 仿真结果如图 5.7 所示, $\Delta V_{millerP}$ 与 ΔV_{inP} 大致相等, 因此输入 M1 管的栅漏电容 C_{gd} 被极大程度地减小, 同理可得 M2 管、M7 管和 M8 管的栅漏电容 C_{gd} 减小, 放大器的等效输入电容 C_{amp} 也减小, C_{amp} 为 PMOS 管 M1

管、M2 管和 NMOS 管 M7 管和 M8 管的栅漏电容 C_{gd} 和栅源电容 C_{gs} 等效到放大器的输入端的等效电容。



(a) 带共栅级驱动的互补共源级低噪声放大器



(b) 共栅级驱动电路中的双端输入双端输出放大器

图 5.6 带共栅级驱动的互补共源级低噪声放大器

共栅极驱动电路中的双端输入双端输出放大器 AMP2 的增益为

$$A_{amp2} = \frac{1 + \frac{gm_1}{gm_3}}{A} = \frac{1 + \frac{gm_2}{gm_4}}{A} \quad (5-10)$$

其中, A 是带共栅极驱动的互补共源级的低噪声放大器的增益, gm_1 是 PMOS 管 M1 的跨导, gm_2 是 PMOS 管 M2 管的跨导, gm_3 是 PMOS 管 M3 管的跨导, gm_4 是 PMOS 管 M4 管的跨导。

同理可得共栅极驱动电路中的双端输入双端输出放大器 AMP3 的增益为

$$A_{amp3} = \frac{1 + \frac{gm_7}{gm_5}}{A} = \frac{1 + \frac{gm_8}{gm_6}}{A} \quad (5-11)$$

其中, gm_5 是 NMOS 管 M5 管的跨导, gm_6 是 NMOS 管 M6 管的跨导, gm_7 是 NMOS 管 M7 管的跨导, gm_8 是 NMOS 管 M8 管的跨导。




图 5.7 放大器中电压的瞬态变化

该放大器应用于下极板采样的 SAR ADC 中, 其结构如图 5.8 (a) 所示, 输入信号连接到电容阵列 C_{in} 的下极板, C_{in} 的上极板连接到放大器输入正端上, 放大器等效输入电容 C_{amp} 和反馈电容 C_{fb} 被提到放大器外部, C_{amp} 是输入管 PMOS 管和 NMOS 管的栅漏电容 C_{gd} 和栅源电容 C_{gs} 等效到放大器输入端的等效电容, C_{fb} 是同时连接放大器输入端和输出端的电容, C_{amp} 一端连接放大器正端, 另一端连接到地, 放大器负端和参考电压 V_{ref} 相连。 $V_{n,in}^2$ 是等效到输入信号处的噪声, $V_{n,amp}^2$ 是放大器的等效输入噪声, 如图 5.8 (b) 所示, 放大器的等效输入噪声源 $V_{n,amp}^2$ 一端连接到放大器输入正端, 另一端和电容 C_{amp} , C_{fb} 和 C_{in} 相连, 根据等效输入噪声计算公式可得随着放大器等效输入电容 C_{amp} 减小, 等效到输入信号处的噪声 $V_{n,in}^2$ 减小。

$$V_{n,in}^2 = \left(\frac{C_{in} + C_{amp} + C_{fb}}{C_{in}} \right)^2 V_{n,amp}^2 \quad (5-12)$$

与文献[53]中提到的放大器相比,本文提出带共栅极驱动的互补共源级的低噪声放大器将输出端的电压通过共栅极驱动电路后输入到输入端中负载 MOS 管的栅极,利用共栅极驱动减小了放大器输入管漏端的电压变化,减小了放大器输入端电容的密勒效应和等效输入电容,同时等效到输入信号处的噪声也减小,整体具有高增益、低噪声的优点。通过仿真可得到前置放大器的等效输入电容为 39fF,文献[53]中的前置放大器的等效输入电容为 80fF,此结构减小了放大器等效输入电容。




图 5.8 输入信号连接到放大器的结构示意图和噪声源模型

对前置放大器仿真可得到输出端的主极点 f_1 为 81MHz, 采样信号带宽为 1MHz, 前置放大器带宽内的噪声在 SAR ADC 中会混叠到采样信号带宽内, 因此减小前置放大器的带宽是非常有必要的。在前置放大器输出端加入电容 C_L , 如图 5.9 所示, 前置放大器输出端的主极点 f_1 减小为 27MHz。同时, C_2 处的 kT/C 噪声等效到前置放大器前端为




图 5.9 加入 C_L 电容前后的比较器的电路模型

仿真测得带有共栅级驱动的互补共源级低噪声放大器的输入参考噪声为 112.1μV, 功耗为 50.5μW。

5.3 仿真结果

本设计基于 55nm CMOS 工艺,在 1.8V 的电源电压下,输入信号幅度为 1.2V,采样率为 320kS/s。搭建电路对带 kT/C 消除技术的 SAR ADC 仿真,最后仿真结果如图 5.10 所示,有效位数为 12.6b,信号噪声失真比为 77.8dB,无杂散动态范围为 86.9dB。




图 5.10 带 kT/C 消除技术的 SAR ADC 的 FFT 频谱

分别用本论文中提出的比较器、文献中的比较器对带 kT/C 消除技术的 SAR ADC 进行仿真,仿真结果如表 5.1 所示。

表 5.1 仿真得到的两种比较器下的 SAR ADC 性能指标

	提出的比较器	文献[53]中的比较器
有效位数 (bit)	12.6	12.3
信号噪声失真比 (bit)	77.8	75.8
无杂散动态范围 (dB)	86.9	86.8

此结果验证了本文中提出的共栅级驱动的互补共源级低噪声放大器的有效性。为了验证 kT/C 消除技术在 SAR ADC 中的可行性,用理想放大器分别对电容阵列 32f, 128f 和 512f 的带 kT/C 消除技术的 SAR ADC 进行仿真,得到的结果如表 5.2 所示。

表 5.2 理想放大器下的不同电容阵列大小的 SAR ADC 仿真结果

电容阵列 (fF)	32	128	512
有效位数 (bit)	12.9	12.9	12.9

在传统的小值电容阵列下的 SAR ADC 噪声中, kT/C 噪声是主要因素。在电容阵列为 4f 的情况下, kT/C 噪声计算得到为 $64.7\mu\text{V}^2$, 占到整体电路噪声的 77%。通过 kT/C 消除技术, kT/C 噪声被有效地消除。

为了保证带 kT/C 消除技术的 SAR ADC 电路在各种情况下的工作性能,在不同工艺角和不同温度下对此进行 PVT 仿真,得到的结果如表 5.3 所示。

表 5.3 带 kT/C 消除技术的 SAR ADC 的 PVT 仿真结果

工艺角	ff				ss				tt
温度 (°C)	-10	50	-10	50	-10	50	-10	50	27
电压 (V)	1.6	1.6	2	2	1.6	1.6	2	2	1.8
SNDR (dB)	76.0	75.0	76.0	75.5	76.4	73.3	78.1	73.9	77.8

表 5.4 是带 kT/C 消除技术的 SAR ADC 各模块功耗的分布情况和总功耗。其中比较器占总功耗的 81.8%, 因为比较器是在连续时间上工作的, 所以功耗较大, 其功耗主要是静态电流产生。经过计算得到 FoMs 为 171.9dB。为了与其他论文比较, 计算 SAR ADC 在 2MS/s 的采样率下的 FoMs, 即为 172.1dB。

表 5.4 带 kT/C 消除技术的 SAR ADC 的功耗分配情况

模块	采样开关和电容阵列	放大器和锁存器	数字逻辑	总功耗
功耗 (μW)	4.0	50.5	7.2	61.7

根据神经探针复合的通道数不同, 分别在采样率 32kHz、64kHz、160kHz 和 320kHz 下仿真, 其带宽分别是 16 kHz、32 kHz、80 kHz 和 160kHz, 得到的结果如表 5.5 所示。

表 5.5 带 KT/C 消除技术的 SAR ADC 在不同采样率下的信号噪声失真比

采样率 (Hz)	32k	64k	160k	320k
SNDR (dB)	77.0	77.0	77.2	77.8

表 5.6 是本章设计的 ADC 与其他论文的性能对照表。本章采用的结构减小了 ADC 的面积和放宽了输入驱动器和参考缓冲器设计的稳定性要求,与文献[97]设计的没有 kT/C 降噪的 SAR ADC 相比,它大大地减小了输入电容器的尺寸。与文献[62]相比,设计的 ADC 减少了功耗,更适合应用于低功耗的场景,但其他性能表现的一般。与文献[59]和[98]设计的同样采用 kT/C 消除技术的 SAR ADC 相比,它的性能表现一般。

表 5.6 本章设计的 SAR ADC 与其他论文性能对比

	JSSC2020 [96]	JSSC2015 [97]	ISSCC2019 [98]	JSSC2020 [59]	本论文*	本论文*
工艺 (nm)	28	90	40	40	55	55
精度 (bit)	15	13	13	13	13	13
电容阵列 (pF)	0.8	4	0.12	0.24	0.256	0.256
带宽 (MHz)	0.15	25	1	20	0.16	1
SNDR (dB)	92.5	71	71.7	69	77.8	73.4
功耗 (μ W)	160	4200	25	591	61.7	135
FoMs (dB)	182.2	168.7	177.8	174.3	171.9	172.1

*本设计的性能数据基于电路的前仿结果

表 3.1 总结了设计的三种 SAR ADC 的性能。设计的第一种 SAR ADC 的尺寸为 0.072mm^2 ,相较于其他论文中的 SAR ADC 面积上有优势,性能相对比较普通。第二种 SAR ADC 和第三种 SAR ADC 分别是在第一种 SAR ADC 的基础上设计的。第二种 SAR ADC 提高了精度,性能得到了提升,适用于复杂环境的情况。

第三种 SAR ADC 将面积优势进一步得到扩大。

表 5.7 三种 SAR ADC 性能总结

	SAR ADC (第三章)	SAR ADC (第三章)	NS SAR ADC (第四章)	带有 kT/C 消除 技术的 SAR ADC (第五章)
工艺 (nm)	55	55	55	55
精度 (bit)	12	12	12	13
带宽 (kHz)	32	160	160	160
SNDR (dB)	64.1	67.6	84.0	77.8
功耗 (μ W)	2.9	14.8	139.2	61.7
FoMs (dB)	164.5	167.9*	174.6*	171.9*

*设计的性能数据基于电路的前仿结果

5.4 本章小结

本章设计了一种连续时间 SAR ADC，此结构采用 kT/C 消除技术，在单边电容阵列 128f 的情况下有效地消除了 kT/C 噪声。其中提出了一种新型带共栅级驱动的互补共源级低噪声放大器来减小放大器等效输入电容。仿真结果显示，在 150.0kHz 的输入信号下，该 SAR ADC 在 160kHz 带宽内的信号噪声失真比为 77.8dB，无杂散动态范围为 86.9dB，FoMs 为 171.9dB。

6 总结和展望

6.1 研究内容总结

本文针对以神经探针为代表的脑机接口系统应用,以小面积、低功耗和高精度为设计目标,以适配多通道神经信号记录电路和适应可植入式系统特殊的工作环境。本文重点研究了定制电容阵列、SARADC 中的噪声整形和噪声消除技术,并在 55nm CMOS 工艺下设计了三种 SARADC。第一种是基于定制小尺寸插指电容阵列设计了 12bit 分辨率、320kHz 采样率、160kHz 带宽的 SAR ADC,第二种是基于第一种 SAR ADC 的定制电容阵列设计了 12bit 分辨率、2.56MHz 采样率、160kHz 带宽的一阶前馈式无源噪声整形 SAR ADC,第三种是为进一步减小芯片面积,设计了输入电容 256f 的带 kT/C 消除技术的 13bit 分辨率、320kHz 采样率、160kHz 带宽的 SARADC。这三种 SARADC 在减小芯片面积和提高 ADC 精度方面取得了成果。

本文的工作内容如下:

(1) 介绍了脑机接口中神经探针的背景和发展现状, SARADC 的基本指标和原理,针对神经探针系统电极数不断增加,同时面积减小的发展趋势,提出了基于定制小尺寸插指电容阵列的 SAR ADC 设计。首先对各个子电路模块进行具体电路设计,包含自举开关、定制小尺寸插指电容阵列、动态比较器和异步的数字时序逻辑。自举开关输入晶体管的栅源电压为电源电压,既减小了导通电阻、时间常数,又减小了开关的非线性度。自制电容器件采用指插的结构,电容阵列及互连线采用新的梳状结构排列,芯片实际面积为 0.072mm^2 ,电容阵列面积为 0.012mm^2 ,相比于其他电容阵列具有小面积的优势。另外,异步数字时序逻辑能节省 ADC 整体转换和比较时间,相比于同步的数字时序控制节省了约 20%的时间。该 SARADC 流片测试结果表明信号噪声失真比 64.1dB,总谐波失真为-68.0dB。通过推断得到单位电容不匹配度约为 2.5%,验证了自制电容阵列的有效性。

(2) 针对神经探针系统在复杂工作条件下对大动态范围、高精度的要求, 由于受到电容阵列匹配性和比较器噪声限制, 为进一步提高 SAR ADC 精度, 分析了过采样和噪声整形等技术, 探讨了不同结构的噪声整形 SAR ADC, 提出了一阶前馈式无源噪声整形 SAR ADC 结构。采用 Vcm-based 开关策略和带尾电容的四输入动态比较器, 其中带尾电容的四输入动态比较器功耗仅为传统的四输入动态比较器的 70%, 噪声优化了 30%。最后仿真得到该设计信号噪声失真比为 84.0dB, 同比 2.56MS/s 采样率的 SAR ADC 精度提高了约 2bit, 实现了高精度的 SAR ADC。

(3) 针对神经探针系统电极数不断增加, 同时面积减小的发展趋势, 为探索进一步减小 SAR ADC 电容阵列尺寸的可能性, 本论文设计了一种带 kT/C 消除技术的 SAR ADC。在使用小值桥式电容阵列 (单位电容 4fF, 总电容 256f) 的情况下, 采样噪声成为高精度 ADC 的瓶颈, 利用 kT/C 消除技术大幅降低了 kT/C 噪声和放大器的失调电压。本论文设计了一种新型带共栅级驱动的互补共源级放大器, 减小了放大器的等效输入电容, 放宽了高精度 ADC 中放大器等效输入噪声要求。仿真结果显示该 ADC 达到信号噪声失真比为 77.8dB。

6.2 研究展望

论文主要对小面积电容阵列下的高精度 SAR ADC 进行研究, 实现了一种基础的 SAR ADC, 一种噪声整形 SAR ADC 和一种带 kT/C 消除技术的 SAR ADC。现有的研究还存在不足和需改进的地方, 可从如下方面开展:

(1) 第三章设计的 SAR ADC 功耗相比于其他应用于植入式系统领域的 SAR ADC 是较高的, 应继续探究合适的开关策略来减小功耗。

(2) 在第四章的噪声整形 SAR ADC 中, 后续电容阵列需替换成实际的电容和自制的电容。第四章仿真得到的精度与 MATLAB、理论计算的值约有 1.5bit 的差距, 原因推测为电荷重分配时导通的 MOS 管漏源电压不为零, 动态比较器输入端回踢噪声对输入端的影响等, 接下来尝试改进电路, 提高噪声整形效果。

(3) 第四章采用前馈式无源噪声整形 SAR ADC, 由于固有的无源结构中电

压衰减效应，噪声整形效果被削弱了，在后续设计中尝试使用其他结构的积分器来增加噪声整形效果。

(4) 在第五章中采用分段电容后桥电容上的寄生会带来较大的电容失配，其引入的非线性度直接影响 ADC 的精度，在后续采用本论文中自制的电容来解决电容阵列非线性的问题，或者加入矫正算法来减小电容失配，将检测电路集成在芯片上，实现比较器失调电压、增益误差的全片上校准。

(5) 本文设计的噪声整形结构可以降低带内量化噪声，设计的采样噪声消除技术可消除采样噪声，今后可探索将第四章的噪声整形和第五章的 kT/C 消除技术相结合，实现带有 kT/C 消除技术的噪声整形 SAR ADC 结构。

(6) 在神经探针的信号读取电路中将多通道神经电信号转换为数字信号，再传输至微处理器进行信号处理，其包括前端低噪声放大器、可变增益放大器和 SAR ADC。今后可探索上述模块完成系统级电路设计。

参考文献

- [1] H. Ando, K. Takizawa, T. Yoshida, K. Matsushita, M. Hirata, and T. Suzuki. Wireless multichannel neural recording with a 128mbps UWB transmitter for an implantable brain-machine interfaces[J]. IEEE Trans. Biomed. Circuits Syst., 2016: 1068–1078.
- [2] Y. Chen, E. Yao, and A. Basu. A 128-channel extreme learning machine based neural decoder for brain machine interfaces. IEEE Transaction Biomedical Circuits Syst[J], 2016: 679–692.
- [3] X. Liu, M. Zhang, T. Xiong, A. G. Richardson, T. H. Lucas, P. S. Chin, R. Etienne-Cummings, T. D. Tran, and J. Van der Spiegel. A fully integrated wireless compressed sensing neural signal acquisition system for chronic recording and brain machine interface. IEEE Transaction Biomedical Circuits Systems[J], 2016: 874–883.
- [4] C. Pochet, J. Huang, P. P. Mercier, and D. A. Hall. 28.4 a 400 mVpp 92.3 dB-SNDR 1 kHz-BW 2nd-order VCO-based ExG-to-digital front-end using a multiphase gated-inverted ring-oscillator quantizer[C]. IEEE Int. Solid-State Circuits Conf, 2021:392–394.
- [5] C. Chen, J. Yang, H. Wang, Z. Cao, S. Kananian, K. Chen, and A. S. Y. Poon. A 90- μ w penny-sized 1.2-gram wireless EEG recorder with 12-channel FDMA transmitter for month-long continuous mental health monitoring[J]. IEEE Symposium VLSI Technol. Circuits, 2022: 248–249.
- [6] C. Chen, J. Yang, H. Wang, Z. Cao, S. Kananian, K. Chen, and A. S. Y. Poon. A 90- μ w penny-sized 1.2-gram wireless EEG recorder with 12-channel FDMA transmitter for month-long continuous mental health monitoring[J]. IEEE Symposium VLSI Technol. Circuits, 2022: 248–249.
- [7] V. Chandrasekhar, V. Vazhayil, and M. Rao. Design of a real time portable low-cost multi-channel surface electromyography system to aid neuromuscular disorder and post stroke rehabilitation patients[J]. Annu. Int. Conf. IEEE Eng. Med. Biol. Soc. (EMBC), 2020:4138–4142.
- [8] M. Gharaei Jomehei and S. Sheikhaei. A low-power low-noise CMOS bio-potential amplifier for multi-channel neural recording with active DCrejection and current

- sharing[J]. *Microelectronics J.*, 2019: 197–211.
- [9] A. Zabihian and A. M. Sodagar. A new architecture for multi-channel neural recording microsystems based on delta-sigma modulation[C]. *IEEE Biomed. Circuits Syst. Conf.*, 2009:81–84.
- [10] R. Ranjandish and A. Schmid. A review of microelectronic systems and circuit techniques for electrical neural recording aimed at closed-loop epilepsy control[J]. *Sensors*, 2020: 5716.
- [11] W.-C. Chen, C. W. L. Lee, A. Kiourti, and J. L. Volakis. A multichannel passive brain implant for wireless neuropotential monitoring[J]. *IEEE J. Electromagn., RF Microw. Med. Biol.*, 2018: 262–269.
- [12] M. Komatsu, K. Takaura, and N. Fujii. Mismatch negativity in common marmosets: Whole-cortical recordings with multi-channel electrocorticograms[J]. *Sci*, 2015: 1–7.
- [13] N. Verma, A. Shoeb, J. Bohorquez, J. Dawson, J. Guttag, and A. P. Chandrakasan. A micro-power EEG acquisition SoC with integrated feature extraction processor for a chronic seizure detection system[J]. *IEEE J. Solid-State Circuits*, 2010: 804 – 816.
- [14] N. Verma, A. Shoeb, J. Bohorquez, J. Dawson, J. Guttag, and A. P. Chandrakasan. A micro-power EEG acquisition SoC with integrated feature extraction processor for a chronic seizure detection system[J]. *IEEE J. Solid-State Circuits*, 2010: 804 – 816.
- [15] K. Abdelhalim, L. Kokarovtseva, J. L. P. Velazquez, and R. Genov. 915-MHz FSK/OOK wireless neural recording SoC with 64 mixed-signal FIR filters[J]. *IEEE J. Solid-State Circuits*, 2013: 2478–2493.
- [16] S. Brenna, F. Padovan, A. Neviani, A. Bevilacqua, A. Bonfanti, and A. L. Lacaita. A 64-channel 965- μ W neural recording SoC with UWB wireless transmission in 130-nm CMOS[J]. *IEEE Trans. Circuits Syst. II, Exp. Briefs*, 2016: 528–532.
- [17] M. Parastarfeizabadi, A. Z. Kouzani, J. Beckinghausen, T. Lin, and R. V. Sillitoe. A programmable multi-biomarker neural sensor for closedloop DBS[J]. *IEEE Access*, 2019: 230–244.
- [18] M. Parastarfeizabadi and A. Z. Kouzani. A miniature low-power multibiomarker-based brain sensor for closed-loop DBS[J]. *IEEE Sensors J.*, 2017: 3109–3115.
- [19] A. Borna and K. Najafi. A low power light weight wireless multichannel

- microsystem for reliable neural recording[J]. IEEE J. Solid-State Circuits, 2014: 439–451.
- [20] N. T. Tasneem and I. Mahbub. Design of a 52.5 dB neural amplifier with noise-power trade-off[J]. IEEE 62nd Int. Midwest Symp. Circuits Syst. (MWSCAS), 2019:921–924.
- [21] N. Tasneem and I. Mahbub. A low-power reconfigurable readout circuit with large DC offset reduction for neural signal recording applications.[J] IEEE 63rd Int. Midwest Symp. Circuits Syst. (MWSCAS), 2020: 521–524.
- [22] N. T. Tasneem and I. Mahbub. A 2.53 NEF 8-bit 10 kS/s 0.5 μm CMOS neural recording read-out circuit with high linearity for neuromodulation implants[J]. Electronics, 2021:590.
- [23] Raducanu, B, et al. Massive Parallel Readout Circuits for In-Vivo Signal Acquisition[D]. 2018.
- [24] J. Chen, M. Tarkhan, H. Wu, F. H. Noshahr, J. Yang and M. Sawan. Recent Trends and Future Prospects of Neural Recording Circuits and Systems: A Tutorial Brief[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2022: 2654-2660.
- [25] K. D. Wise, J. B. Angell and A. Starr. An Integrated-Circuit Approach to Extracellular Microelectrodes[J]. IEEE Transactions on Biomedical Engineering, 1970: 238-247.
- [26] K. Wise and J. Angell. A Microprobe with Integrated Amplifiers for Neurophysiology[C]. IEEE International Solid-State Circuits Conference, 1971: 100-101.
- [27] Campbell PK, Jones KE, Normann RA. A 100 electrode intracortical array: structural variability[J]. Biomed Sci Instrum., 1990: 161-165.
- [28] C. Mora Lopez, et al. A Neural Probe With Up to 966 Electrodes and Up to 384 Configurable Channels in 0.13 μm SOI CMOS[J]. IEEE Transactions on Biomedical Circuits and Systems, 2017: 510-522.
- [29] K. D. Wise, et al. Silicon microsystems for neuroscience and neural prostheses[J]. IEEE Engineering in Medicine and Biology Magazine, 2005: 22-29.
- [30] Jun, J., Steinmetz, N., Siegle, J. et al. Fully integrated silicon probes for high-

- densityrecording of neural activity[J]. Nature, 2017: 232-236.
- [31] Nicholas A. Steinmetz, et al. Neuropixels 2.0: A miniaturized high-density probe for stable, long-term brain recordings [J]. Science, 2021, 372(6539).
- [32] Putzeys J, Raducanu B C, et al. Neuropixels Data-Acquisition System: A Scalable Platform for Parallel Recording of 10 000+ Electrophysiological Signals[J]. IEEE Trans Biomed Circuits Syst, 2019: 1635-1644.
- [33] D. -Y. Yoon, S. Pinto, S. Chung, P. Merolla, T. -W. Koh and D. Seo. A 1024-Channel Simultaneous Recording Neural SoC with Stimulation and Real-Time Spike Detection[J]. 2021 Symposium on VLSI Circuits, 2021: 1-2.
- [34] A. Tooker, et al. Polymer neural interface with dual-sided electrodes for neural stimulation and recording[J]. 2012 Annual International Conference of the IEEE Engineering in Medicine and Biology Society, 2012:5999-6002.
- [35] X. Yang, et al. A 108 dB DR $\Delta \Sigma$ - $\Sigma \Delta$ Front-End With 720 mVpp Input Range and $>\pm 300$ mV Offset Removal for Multi-Parameter Biopotential Recording[J]. IEEE Transactions on Biomedical Circuits and Systems, 2021: 199-209.
- [36] S. Wang, et al. A Compact Chopper Stabilized Δ - $\Delta \Sigma$ Neural Readout IC With Input Impedance Boosting[J]. IEEE Open Journal of the Solid-State Circuits Society, 2021:67-78.
- [37] Z. Chen, M. Miyahara, and A. Matsuzawa. A 9.35-ENOB, 14.8 fJ/conv.-step fully-passive noise-shaping SAR ADC[C]. IEEE Symposium on VLSI Circuits, Kyoto, 2015:C64–C65.
- [38] M. J. Kramer, E. Janssen, K. Doris, and B. Murmann. A 14 b 35 MS/s SAR ADC achieving 75 dB SNDR and 99 dB SFDR with loop embedded input buffer in 40 nm CMOS[J]. IEEE J. Solid-State Circuits, 2015: 2891–2900.
- [39] R. Kapusta, H. Zhu, and C. Lyden. Sampling circuits that break the kT/C thermal noise limit[J]. IEEE J. Solid-State Circuits, 2014: 1694–1701.
- [40] B. Murmann. ADC performance survey 1997-2022[Online]. Available: <http://web.stanford.edu/~murmman/adcsurvey.html>, 2022.
- [41] H. Zhang, H. Zhang, Q. Sun, J. Li, X. Liu and R. Zhang. A 0.6-V 10-bit 200-kS/s SAR ADC with higher side-reset-and-set switching scheme and hybrid CAP-MOS

- DAC[J]. IEEE Trans. Circuits Syst. I Reg. Papers, 2018: 3639-3650.
- [42] F. M. Yaul and A. P. Chandrakasan. 11.3 A 10b 0.6nW SAR ADC with data-dependent energy savings using LSB-first successive approximation[C]. IEEE Int. Solid-State Circuits Conf. (ISSCC), 2014: 198-199.
- [43] X. Tong and R. Wang. A 0.6 V 10 bit 120 kS/s SAR ADC for implantable multichannel neural recording[C]. IEEE Biomedical Circuits and Systems Conference (BioCAS), 2017: 1-4.
- [44] X. Zhao, D. Li, X. Zhang, S. Liu and Z. Zhu. A 0.6-V 94-nW 10-Bit 200-kS/s Single-Ended SAR ADC for Implantable Biosensor Applications[J]. IEEE Sensors Journal, 2022: 17904-17913.
- [45] Y.-H. Ou-Yang and K.-T. Tang. An energy-efficient SAR ADC with event-triggered error correction[J]. IEEE Trans. Circuits Syst. II, 2019: 723-727.
- [46] Z. Zhang, Q. Yu, J. Li, X.-Z. Wang and N. Ning. A 12-Bit dynamic tracking algorithm-based SAR ADC with real-time QRS detection[J]. IEEE Trans. Circuits Syst. I Reg. Papers, 2020: 2923-2933.
- [47] Luo J , Liu Y , Li J , et al. A Low Voltage and Low Power 10-bit Non-Binary 2b/Cycle Time and Voltage Based SAR ADC[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2020: 1136-1148.
- [48] K. G. Bhat, T. Laxminidhi and M. S. Bhat. A Compact 10-bit Nonbinary Weighted Switched Capacitor Integrator Based SAR ADC Architecture[C]. 2019 IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics, 2019: 1-4.
- [49] K. -Y. Chung, K. -H. Baek and B. -K. Choi. A SAR ADC with Segment Binary Weighted Attenuation Capacitor DAC layout technique[C]. 2021 18th International SoC Design Conference, 2021: 389-390.
- [50] H. Wang, S. Wang, Y. Yuan and G. Zhang. Low power consumption and low area capacitor array for 16-bit 1-MS/s SAR ADC[C]. 2018 IEEE 3rd Advanced Information Technology, Electronic and Automation Control Conference, 2018: 1003-1006.
- [51] W. He, Z. Li, F. Ye and J. Ren. A Low Power Reference Voltage Buffer and High Density Unit capacitor in a 12b 200MS/s SAR ADC[J]. 2020 IEEE Asia Pacific

- Conference on Circuits and Systems, 2020: 82-85.
- [52] Y. Li, et al. A 1.76 fJ/Conv 1.49 μ W 12-Bit SAR ADC with Coarse and Fine Quantization for Implantable BCI Applications[C]. 2023 IEEE International Conference on Integrated Circuits, Technologies and Applications, 2023: 1-2.
- [53] K. Jeong, et al. A PVT-Robust AFE-Embedded Error-Feedback Noise-Shaping SAR ADC With Chopper-Based Passive High-Pass IIR Filtering for Direct Neural Recording[J]. IEEE Transactions on Biomedical Circuits and Systems, 2022: 679-691.
- [54] J. Xu, S. Wu, H. You, J. De Sales Filho, M. Kanchwala and R. Genov. Advanced Noise-Shaping SAR ADCs Utilizing Single-Capacitor Arbitrary-Resolution DACs for Miniaturized Neural Interfaces[C]. 2023 IEEE Biomedical Circuits and Systems Conference, 2023: 1-5.
- [55] J. Li, et al. A 59.99dB SNDR 1.13mW Ping-pong NS SAR ADC for 3-D Transesophageal Echocardiography[C]. 2023 IEEE 15th International Conference on ASIC, 2023: 1-4.
- [56] Y. Tian, J. Yin, S. Wu, X. Liao and L. Liu. An Area-Efficient Dynamic-Comparator-Reuse Noise-Shaping SAR ADC for Biosensor System[J]. IEEE Sensors Letters. 2023.
- [57] T. -H. Wang, R. Wu, V. Gupta, X. Tang and S. Li. A 13.8-ENOB Fully Dynamic Third-Order Noise-Shaping SAR ADC in a Single-Amplifier EF-CIFF Structure With Hardware-Reusing kT/C Noise Cancellation[J]. IEEE Journal of Solid-State Circuits. 2021: 3668-3680.
- [58] T. Wang, T. Xie, Z. Liu and S. Li. An 84dB-SNDR Low-OSR 4th-Order Noise-Shaping SAR with an FIA-Assisted EF-CRFF Structure and Noise-Mitigated Push-Pull Buffer-in-Loop Technique[C]. 2022 IEEE International Solid-State Circuits Conference, 2022.
- [59] J. Liu, X. Tang, W. Zhao, L. Shen and N. Sun. A 13b 0.005mm² 40MS/s SAR ADC with kT/C Noise Cancellation[C]. 2020 IEEE International Solid-State Circuits Conference, 2020: 258-260.
- [60] J. Liu, X. Tang, W. Zhao, L. Shen and N. Sun. A 13-bit 0.005-mm² 40-MS/s SAR ADC with KT/C noise cancellation[J]. IEEE J. Solid-State Circuits, 2020: 3260-3270.
- [61] R. Kapusta, H. Zhu and C. Lyden. Sampling circuits that break the kT/C thermal

- noise limit[J]. IEEE J. Solid-State Circuits, 2014: 1694-1701.
- [62] Z. Wang, et al. A 150KHz-BW 15-ENOB incremental zoom ADC with skipped sampling and single buffer embedded noise-shaping SAR quantizer[C]. IEEE Int. Solid-State Circuits Conf., 2023: 9-11.
- [63] M. Zhan, L. Jie, X. Tang and N. Sun. A 0.004 mm² 200 MS/S pipelined SAR ADC with KT/C noise cancellation and robust ring-amp[C]. Proc. IEEE Int. Solid-State Circuits Conf., 2022: 164-166.
- [64] H. Zhang, et al. A 1.25-MHz-BW, 83-dB SNDR Pipelined Noise-Shaping SAR ADC With MASH 2-2 Structure and kT/C Noise Cancellation[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2023: 3872-3876.
- [65] M. Dessouky and A. Kaiser. Input Switch Configuration Suitable for Rail-to-Rail Operation of Switched-Opamp Circuits[J]. Electronics Letters, 1999: 8–10.
- [66] A. M. Abo and P. R. Gray. A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter[J]. IEEE Journal of Solid-State Circuits, 1999: 599–606.
- [67] B. Razavi. The Bootstrapped Switch [A Circuit for All Seasons][M]. IEEE Solid-State Circuits Magazine, 2015: 12–15.
- [68] B. Razavi. The Design of a Bootstrapped Sampling Circuit [The Analog Mind][M]. IEEE Solid-State Circuits Magazing, 2021: 7–12.
- [69]王浩. 低功耗电荷重分配式 CMOS 逐次逼近型模数转换器研究[D]. 西安电子科技大学, 2016.
- [70] Huang G Y, Chang S J, Liu C C, et al. A 1- μ W 10-bit 200-kS/s SAR ADC With a Bypass Window for Biomedical Applications[J]. IEEE Journal of Solid-State Circuits, 2012, 47(11): 2783-2795.
- [71]胡云峰. 用于 SAR_ADC 的高能效电容阵列 DAC 研究[D]. 华南理工大学, 2017.
- [72] P. J. A. Harpe et al. A 26- μ W 8-bit 10 MS/s Asynchronous SAR ADC for Low Energy Radios[J]. IEEE Journal of Solid-State Circuits, 2011: 1585-1595.
- [73] McCreary J L, Gray P R. All-MOS charge redistribution analog-to-digital conversion techniques. I[J]. IEEE Journal of Solid-State Circuits, 1975, 10(6): 371-379.
- [74] Zhu Y, Chan C-H, Chio U-F, et al. A 10-bit 100-MS/s Reference-Free SAR ADC in

- 90 nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2010, 45(6): 1111-1121.
- [75] Ginsburg B P, Chandrakasan A P. An Energy-Efficient Charge Recycling Approach for a SAR Converter With Capacitive DAC[C]. IEEE International Symposium on Circuits and Systems, 2005: 184-187.
- [76] C.-C. Liu, S.-J. Chang, G.-Y. Huang, and Y.-Z. Lin. A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure[J]. IEEE Journal of Solid-State Circuits, 2010: 731–740.
- [77] Papadopoulou, Aikaterini, V. Milovanovic, and B. Nikolic. A low-voltage low-offset dual strong-arm latch comparator[C]. Asian Solid-State Circuits Conference. IEEE, 2017.
- [78] M. van Elzakker, E. van Tuijl, P. Geraedts, D. Schinkel, E. A. M. Klumperink, and B. Nauta. A 10-bit charge-redistribution ADC consuming 1.9 μ W at 1 MS/s[J]. IEEE J. Solid-State Circuits, 2010: 1007–1015.
- [79] H. S. Bindra, C. E. Lokin, A.-J. Annema, and B. Nauta. A 30fJ/comparison dynamic bias comparator[C]. IEEE Eur. Solid State Circuits Conf, 2017: 71–74.
- [80] H. S. Bindra, C. E. Lokin, D. Schinkel, A. Annema and B. Nauta. A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS With 0.4-mV Input Noise[J]. IEEE Journal of Solid-State Circuits, 2018: 1902-1912.
- [81] H. Zhang, H. Zhang, Y. Song and R. Zhang. A 10-bit 200-kS/s 1.76- μ W SAR ADC with hybrid CAP-MOS DAC for energy-limited applications[J]. IEEE Trans. Circuits Syst. I Reg. Papers, 2019: 1716-1727.
- [82] X. Zhou, X. Gui, M. Gusev, N. Ackovska, Y. Zhang and L. Geng. A 12-Bit 20-kS/s 640-nW SAR ADC With a VCDL-Based Open-Loop Time-Domain Comparator[J]. IEEE Transactions on Circuits and Systems II: Express Briefs: 2022: 359-363.
- [83] Chen B Z, Maddox M, Coln M C W, et al. Precision Passive-Charge-Sharing SAR ADC: Analysis, Design, and Measurement Results[J]. IEEE Journal of Solid-State Circuits, 2018, 53(6): 1869-1869.
- [84] W. Guo and N. Sun. A 12b-ENOB 61 μ W noise-shaping SAR ADC with a passive integrator[C]. IEEE European Solid-State Circuits Conference, 2016:405–408.
- [85] S. Pavan, R. Schreier, and G. C. Temes, Understanding Delta Sigma Data

- Converters[M]. IEEE Press, 2004.
- [86] R. Inanlou, M. Shahghasemi, M. Yavari. A noise-shaping SAR ADC for energy limited applications in 90 nm CMOS technology[J]. Analog Integrated Circuits and Signal Processing, 2013: 257-269.
- [87] M. Shahghasemi, R. Inanlou, M. Yavari. An error-feedback noise-shaping SAR ADC in 90 nm CMOS[J]. Analog Integrated Circuits and Signal Processing, 2014: 805-814.
- [88] R. Inanlou, M. Yavari. A simple structure for noise-shaping SAR ADC in 90 nm CMOS technology[J]. AEU-International Journal of Electronics and Communications, 2015, 69(8): 1085-1093.
- [89] K. S. Kim, J. Kim, and S. H. Cho. nth-order multi-bit $\Sigma\Delta$ ADC using SAR quantiser[J]. Electronic Letters, 2010, 46(19): 1315–1316.
- [90] W. Guo and N. Sun. A 12b-ENOB 61 μ W noise-shaping SAR ADC with a passive integrator[C]. Proc. ESSCIRC Conf., 42nd Eur. SolidState Circuits Conf, 2016:405–408.
- [91] Yuting Shen, Hanyue Li, Haoming Xin, Eugenio Cantatore, Pieter Harpe. A 103-dB SFDR Calibration-Free Oversampled SAR ADC With Mismatch Error Shaping and Pre-Comparison Techniques[J]. IEEE Journal of Solid-State Circuits, 2022: 734-744.
- [92] H. Zhuang et al. A second-order noise-shaping SAR ADC with passive integrator and tri-level voting[J]. IEEE J. Solid-State Circuits, 2019: 1636–1647.
- [93] L. Jie, B. Zheng, H.-W. Chen, R. Wang and M. P. Flynn. A 4th-order cascaded-noise-shaping SAR ADC with 88dB SNDR over 100kHz bandwidth[C]. Proc. IEEE Int. Solid-State Circuits Conf., 2020: 160-162.
- [94] R. Kapusta, H. Zhu, and C. Lyden. Sampling circuits that break the kT/C thermal noise limit[J]. IEEE J. Solid-State Circuits, 2014: 1694–1701.
- [95] J. Montanaro et al. A 160-MHz, 32-b, 0.5-W CMOS RISC microprocessor[J]. IEEE J. Solid-State Circuits, 1996: 1703–1714.
- [96] Y. Shen et al. A 10-bit 120-MS/s SAR ADC with reference ripple cancellation technique[J]. IEEE J. Solid-State Circuits, 2020: 680–692.
- [97] T. Miki et al. A 4.2 mW 50 MS/s 13 bit CMOS SAR ADC with SNR and SFDR enhancement techniques[J]. IEEE J. Solid-State Circuits, 2015:1372–1381.

- [98] L. Shen et al. A two-step ADC with a continuous-time SAR-based first stage[J]. IEEE J. Solid-State Circuits, 2019: 3375–3385.
- [99] X. Zhou, X. Gui, M. Gusev, N. Ackovska, Y. Zhang and L. Geng. A 12-Bit 20-kS/s 640-nW SAR ADC With a VCDL-Based Open-Loop Time-Domain Comparator[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2022:359-363, Feb. 2022.
- [100] Y. Chung, Q. Zeng and Y. Lin. A 12-bit SAR ADC with a DAC-configurable window switching scheme[J]. IEEE Trans. Circuits Syst. I Reg. Papers, 2020: 358-368.